Комбинаторный матричный переключатель для запоминающих устройств

 

ОП ИСАЙИ Е

ИЗОБРЕТЕН ИЯ

Союз Советсиик

Сещеалисткчесиии

Республик (61) Дополнительное к авт. свил-ву (22) Заявлено 03.01.77(21) 2439987/18-24 с присоединением заявки № (23) Приоритет (43) Опубликовано 15,09,78рюллетеиь № 34

Геа дарстееииьй иамитет

Саеете Ииииатрав СИР в делам изабретеиий и атиаытий.8) (45) Дата опубликования описания 03.08.7 (72) Авторы изобретения

А. А. Буров, B. В. Калашников, Л. И. Кушнарев, B. Н. Лаут и И. Г. Штильман р . °,, О, i, 11РР ln ((), 1 1(,1у(-., Q

1 (71) Заявитель (54) КОИБИНАТОРНЫЙ МАТРИЧНЫЙ ПЕРЕКЛ10ЧАТЕЛЬ ,ЦЛЯ ЗАПОМИНАК)ЩИХ УСТРОЙСТВ

Изобретение относится к области вычислительной техники и может быть испол зовано в запоминающих устройствах.

Известны комбинаторные матричные переключатели, используемые в схемах координатной выборки запоминающих устройств (11.

Наиболее близким по технической сущности к данному изобретению является комбинаторный матричный переключатель для запоминающих устройств, содержащий две группы ма гн итн ых се рде чн иков - по два сердечника в каждой группе, прошитые входными и выходными шинами (2). В комбинаторном матричном переключателе происходит преобразование кода напряжения на входных обмотках в возбуждение одной из выходных обмоток, подключенной к горизонтальной шине диодного дешифратора. Причем число независимых выходных обмоток не может быть больше, чем .число магнитных сердечников переключа теля, а соответственно входных обмоток.

Увеличение числа выходов этого переклю

l чателя влечет за собой усложнение переключателя (увеличение числа сердечников ь- и входных обмоток).

11елью изобретения является повышение надежности переключателя.

Поставленная цель достигается тем, что комбинаторный матричный переключатель для запоминающих устройств содержит дополнительные выходные шины, одни из которых прошивают первый сердечник первой

10 группы и второй сердечник второй группы, а другие — первый сердечник второй группы и второй сердечник первой группы.

На чертеже представлена схема предлагаемого комбинаторного матричного пе15 Реключателя.

Переключатель содержит две группы магнитных сердечников, по два в каждой

1, 2 и 3, 4, прошитые входными шинами 5 — 12 и выходными шинами 1320 20, причем,17 20 - дополнительные выходные шины.

При работе переключателя происходит сложение магнитных потоков, например в сердечниках 1 и 2, тогда в выходной

25 шине 13 суммируется полное выходное

Я

Я И f1 12

С оставитель В. Гордонова

Редактор Н. Каменская Техред А. Алатырев . Корректор А. Гриценко

Заказ 5195/42 Тираж 717 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и. открытий

113035, Москва, ?K-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4 напряжение +В, в шине 14 происходит вычитание напряжений, в результате чего напряжение на етом выходе отсутствует, а в дойолнительных шинах 172 ) развиваются половинные напряжения

+8/2 и -В/2. При работе переключателя на двухдиодный дешифратор паразитные токи от этих напряжений не возникают вследствие эапирания соответствующих диодов дешифратора напряжением +Е.

Для того, чтобы напряжение +Е появилось на одном иэ дополнительных выходов, необходимо сложение магнитных потоков в сердечниках 1 и 4,. или в сердечниках 2 и 3.

Использование дополнительных выходных шин позволяег обойтись меньшим числом сердечников переключателя, а следовательно, и меньшим числом формирователей . напряжения, необходимых для управления переключателя, чем потребовалось бы при

20 традиционной схеме построения„В резуш тате уменьшается общее количество оборудования запоминающего устройства и снижается его стоимость. В проведенном

25 примере комбинаторного матричного переключателя введение дополнительных выходных шин позволило сократить число сердечников до четырех вместо восьмп, соответственно в два раза уменьшить количество i формирователей напряжения, необходимых для управления переключателем.

Ф ормула изобретения

Комбинаторный матричный переключатель для запоминающих устройств, содержащий две группы магнитныхсердечниковпо два сердечника.- в каждой группе, про шитые входными и выходными шинами, о т л и ч а ю ш и и с я тем, что, с целью повышения надежности переключателя, он содержит дополнительные выходные шины, одни из которых прошивают первый сердечник первой группы и второй сердечник второй группы, а другие - первый сердечник второй группы и второй сердечник первой группы

Источники информации принятые во внимание при экспертизе:

1. Авторское свидетельство СССР

l4 255983, кл. 11 С 7/ОО, 1969.

2. "Системы выборки адресных и адресно-разрядных токовых линий накопителя

ОЗУ типа 2, 5, Д, изд. ИТМ и ВТ

АН СССР, М., 1974.

Комбинаторный матричный переключатель для запоминающих устройств Комбинаторный матричный переключатель для запоминающих устройств 

 

Похожие патенты:

Изобретение относится к электронике и предназначено для использования в синхронных оперативных запоминающих устройствах

Изобретение относится к видеооперативным запоминающим устройствам и может быть использовано в качестве двухпортовой памяти

Изобретение относится к синхронной динамической памяти с произвольным доступом

Изобретение относится к полупроводниковому запоминающему устройству с множеством запоминающих ячеек и применяется преимущественно в картах со встроенной микросхемой, таких как карты-удостоверения, кредитные карты, расчетные карты и др

Изобретение относится к электронной технике

Изобретение относится к способам записи в энергонезависимую память и может быть использовано в приборах, осуществляющих хранение и обновление оперативной информации в процессе своей работы

Изобретение относится к способу введения и отображения данных, в частности к способу автоматического сохранения информации о дате первого использования электронного устройства после его покупки

Изобретение относится к схемному устройству с некоторым числом электронных схемных компонентов, состояние которых может переводится в исходное состояние
Наверх