Устройство для суммирования п-разрядных двоичных чисел

 

Союэ Советских

Социалистимеских

Республик

ОЛ ИСАНИЕ

ИЗОБРЕТЕН Ия

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ »I 634275 (61) Дополнительное к авт. свил-ву (22) Заявлено 03.05. 76 (21) 2358573/18-24 с присоединением заявки №вЂ” (23) Приоритет (43) Опубликовано25.11.78.Бюллетень № 43 (45) Дата опубликования описания g3. Ig .78

2 (51) М. Кл.

С 06 F 7/385

Государственный комитет

Совета Министров СССР па делам изобретений и открытий (53) У ДК 681.325. .5(088.8) (72) Авторы изобретения

А. Ю. Авилова, В. E. Мельник и Э. В. Шпилевский (71) Заявитель

Таганрогский радиотехнический институт им. B. Д. Калмыкова (54) УСТРОЙСТВО ДЛЯ СУММИРОВАНИЯ тт -РАЗРЯДНЫХ ДВОИЧНЫХ чисЕЛ

Изобретение относится к области вычислительной техники и может быть использовано для построения арифметических устройств цифровых вычислительных машин и приборов, в которых требуется получить результат алгебраического сложения большого количества двоичных чисел, представлен- 5 ных параллельным дополнительным кодом.

Известны параллельные накапливающие сумматоры, содержащие регистр первого слагаемого и суммы, регистр второго слагаемого и схему выработки переноса (1), (2), (3), (4).

Обработка больших массивов информации требует обеспечения максимальной скорости сложения, в силу чего используются сумматоры с групповым и даже параллельным переносом. Такие сумматоры характеризуются большими аппаратурными затратами. Однако при суммировании п-разрядных чисел только в младших и разрядах сумматора полностью используются функциональные возможности и аппаратурные затраты. Старшие же m разрядов сумматора не осуществляют суммирования, а фиксируют только перенос из группы младших и разрядов. Таким образом, налицо функциональ2 ная и, следовательно, аппаратурная избыточность старших m разрядов сумматора,особенно, если сумматор имеет групповой параллельный перенос.

Наиболее близким аналогом является устройство для суммирования п-разрядных двоичных чисел, содержащее и-разрядный сумматор, входы разрядов которого являются входами устройства, а выходы разрядов— выходами младших разрядов устройства, и счетчик, выходы которого являются выходами старших разрядов устройства (5).

Недостатком этого устройства является то. что оно оперирует только с числами одного знака.

Целью предполагаемого изобретения является расширение функциональных возможностей, заключающегося в обеспечении алгебраического сложения.

Поставленная цель достигается тем, что в устройство для суммирования и-разрядных двоичных чисел введены элементы запрета, И и ИЛИ, причем выход знакового разряда сумматора подключен к управляющему входу первого элемента и к информационному входу второго элемента запрета, управляющий вход которого соединен с информационным входом первого элемента запретя. г выходом знакового разряда счетчика и с информационным входом третьего элемента запрета, выходы первого и второго элементов запрета подключены ко входам элемента

ИЛИ, выход которого подкл{очен к информа ционному входу четвертого элемента запрета и к первому входу элемента 1-1, выходы которых подключены соответственно к суммирующему и вычитающему входам счетчика, управляющий вход третьего элемента запрета подключен к шине синхронизации устройства, а выход — ко входу знакового разряда сумматора, который является также знаковым входом устройства, управлгпощим входом четвертого элемента запрета и вторым входом элемента И.

На чертеже представлена функциональная схема устройства.

Устройство содержит п-разрядный сумматор 1, входы разрядов которого являются входами 2 устройства, а выходы — выходами 3 младших разрядов устройства. Выход знакового разряда сумматора 1 подключен к управляющему входу элемента запрета 4 и к информационному входу элемента запрета 5. Выходы элементов 4 и 5 соединены со входами элемента ИЛИ 6, выход которого подключен к информационному входу элемента запрета 7 и к первому входу элемента И 8. Выходы элементов 7 и 8 подключены соответственно к суммирующему и вычитающему входам реверсивного счетчика 9, m числовых и один знаковый разряды которого подсоединены к выходам 10 старших разрядов и выходу 11 знакового разряда устройства. Выход знакового разряда реверсивного счетчика 9 подключен к управляющему входу элемента запрета 5 и к информационным входам элементов запрета 4 и 12, причем управляющий вход элемента запрета 12 подсоединен ко входу (шине) 13 синхронизации устройства, а выход — к установочным,входам знакового разряда сумматора 1.

Вход 14 знакового разряда устройства подключен ко входу знакового разряда сумматора 1, к управляющему входу элемента запрета 7 и ко второму входу элемента И 8.

Устройство позволяет суммировать массивы чисел путем алгебраического сложения очередного (К + 1) -го (и + ) -разрядного входного слагаемого, поступающего на входы 2, 14 сумматора 1 с результатом сложения предыдущих К чисел, хранящихся в сумматоре 1 и реверсивном счетчике 9. Входные слагаемые могут быть положительными или отрицательными. Устройcòâî, содержащее m + п числовых разрядов, в самом >иблагоприятном случае (суммируются числа только одного знака и максимальные по модулю) допускает сложение 2 (и + 1) — разрядных (включая знаковый разряд) входных двоичных чисел.

à — -

О, !ОΠ— результат К-п> сло жения;

0 1!О Р) — (К + 1) -ое слагаемое

О. 0011 1 . 010

+ ф — формирование переноса и сложение в счетчике (получение результата (К + !) lo сложения);

О.О1 О О .О!Π— коррекция знакового

О

50 ) — разряда сумматора.

Устройство в этом случае работает следук>гцим образом. Со входом 2 на сумматор поступают числовые разряды слагя(. мого в - 1!0, а со входа 14 знаковый разряд сла(ясмого в -- О. Сложение чисел и и в ириво55 ди(к переполненик> числовых разрядов сумма горя и со стяршсг(> (третьеьз>) !>язр><. {я сумматора в его з>гяк(>вый разряд п<>с> уняет перец(>с, устянявливяк><ций з«> г р(!.<)>(<д н ели <ичное состояние. !!оск<>льк! н .«ц<ьо<<(>м

В р\ зультяте суммирования (К + ) -r(> слагаемого и находягцихси н суммягоре 1 младших п числовых разрядов возможно как положительное, так и отрицательное переполнение сумматора, которое должно фиксироваться в счетчике 9. Кроме того, при сложении чисел с разными знаками возможно изменение знака числа в сумматоре 1 по отношению к знаку числа в реверсивном счетчике 9. Зтот факт также необходимо зафиксировать в счетчике 9 и привести знак сумматора 1 в соответствие со знаком результата, полученного в устройстве при суммировании (K + 1)-го слагаемого.

Обозначим через

«а» — (n + 1) -разрядное число, представляющее младшие п числовых и знаковый разряды результата К-го суммирования.

Злак числа «а», хранящийся в (п + 1) -ом разряде сумматора 1, перед подачей очередzg ного слагаемого совпадает со знаком результата предыдущего суммирования;

«b» -- очередное (s{ + 1)-разрядное слагаемое, поступа{ощее на входы 2, 14 устройства;

«с» — (m + 1)-разрядное чи(ло пред) ставляющее старшие гп числовых и знаковый:;. яр яды К-го сумми!>ования. Нес младшего из ш числ(>вых разрядов равен 2" .

Возможны четыре случая возникновения перенося из сумматора 1 в реверсивный счет3{) чик 9 в зависимости от знаков и абсолютных величин чисел а, в, с.

1. с)0, а)0, в)0 и а+ в>2 . В этом случае результат а+ в превышает разрядную сетку сумматора 1. Возникший перенос из n-ro разояда сумматора в (п + !)-ый

35 (знаковый) разряд должен поступать на суммиру{огций вход счетчика. Указанный случай иллюстрируется следующим примером, в котором принято и = 3, m = 4.

3 н. с ч «,- ) 5 «. см (а)

0.00Н (13 «2>,) разряле счетчика 9, хранящего число

С = 1),0011, имеется «0», то срабатывает элемент 5, единичный сигнал с выхода котороr<> через элемент ИЛИ 6 поступает на вхолы элементов 7 и 8. В силу того, что ня вхоле

14 в этот момент имеется «О» (знак числа в), то срабатывает элемент 7, который выдает

«I » на суммирующий вход счетчика 9. В результате число С увеличивается на единицу. и становится равным 0,0100. 11о окончании импульса, поступающего на вход (шину) ! 3 синхронизирующего работу сумматора и счетчика, срабатывает элемент 12, выходной сигнал которого переключает знаковый разряд сумматора 1 из «I» в «О», что соответствует состоянию знакового разряла устройства. Устройство готово к приему очередного слагаемого.

2. c(0, а(0, в О, (а+ в) )2". Отрицательный результат а + в (0 переполняет разрядну<о сетку сумматора I. Возникший перенос из п-го разряда должен поступать на вычитакнций вход счетчика. Следует отметить, что отрицательные числа в устройстве представляются и обрабатываются в допол н и тел ьн о м коде.

Пример. 25

I.1100 !.1ОΠ— — результат К-го сложения;

1.0!Π— {К + 1) -ое слагаемое;

1 1100 0! 110 — формирование пере-1 коса и вычитание в счетчике (получение результата (К+ l)-госложения); .1011 1 . 1Ю вЂ” коррекция знакового разряла сумматора.

Рассмотренный выше пример соответствует слелу1ощему сложению чисел в прямых кодах. — 0011 00 — - п ямой ко ез льтар лр у та К-го сложения; — 0000 110 — (К + 1)-ое слагаемое;

<30 — 0100 010 — — прямой код результата (К + I ) -го сло>кения.

Г!реобрязуя дополнительный код на выходах 3, 10, 1 устройства в прямой, получаем, что результат (К + I)-го сложения равен — - 0.01000!О, т. е. совпадает с результатом сложения отрицательных чисел в прямых колах.

Устройство в этом случае работает следующим образом. Сложение дополиитель- 50 ных колов Отрицательных чисел а и в приводит к нереш>лнснию числовых разрядов сумматора I н перенос со старшего числового разряда иереклк>чает знаковый разрял сумматора «!» и «0». IiocB(>льку в знаковом ря3()яле (. 1< T

С =- I.! !(Н), и;(холит(я «!», то срабатывает элемент 4, (н<н(>л с ных(>ля котор<ио через элем нт 1!./!11 6 н<><"1 у ;H I ня нх<>лы 7 и 8, В (нл <;<.>нчнн iI<1 входе !4 единицы (знак — прямой кол результата К-го сложения;

-- ОООО 110 — прямой кол { K + 1)го слагаемого;

+ 0010 110 — - прямой код результата (К + I ) -го сложения.

1 lолучеш(ый результат сло>кения нисе<1 с разными знаками (фактически вычитание из большего Но модулю положительного числя л<ень>3>его по модулю отриц>)тельн(го числа)

c<>B1iBдяет с результатом (K + 1)-го в предлагаемом устройстве.

У TI)()HcTBo в ряссмятрива<. мом cëó÷ 30 р;3б<>тает следующим Образом. Сл<>жени(чн< \ .л а ) 0 и в < О, при /а/ < /в/, ири(и>днт к II(»IBлени<о единицы в знак<>н<>м разряд< сумматора ! Iоск(>льку в знак<>в< и !)(<з!»(И((ч(гчикя ./, хрянящсг<> числ<> С = 0 (3(3! 3, н;<л:> литс Я «О». ТО C()il()i31 I, < i« числа в) с.рабатывяет элемент 8, который

131(дя(T «1» на вычитяющий кхол счетчика

9. В результате дополнительный кол отрицательного числа С уменьшается на единицу (соответствует увеличению прямого кода отри пател ы(ого числа на «1») и становится равным 1.1011. Ио окончании синхронизиру>о(цего импульса срабатывает элемент 12, выходной сигнал которого переключает знаковый рззряд сумл(атора 1 в соответствии с состоянием знакового разряда счетчика 9, т. е. — из «О» в «1». Устройство готово к приему очерелного слагаемого.

3. с )О, а >О, в (О, /а/ /в/. При сложении чисел а и в в сумматоре 1 возникает отрицательный результат, в то время кяк в старших m разрядах хранится поло>3(нтельное число С.

В математическом плане в этом случае число С, в младших разрядах которого иаХО.<3>1тся нули, 1(еобходимо сложить с /дополнительным кодом отрицательной разности в — а, в старших m разрядах которого булут единицы. !зо поскольку в предлагаемом устройстве для старших ш разрядов применяется счетчик, я не сумматор, то выпоЛгп<ть указа(шую операцшо невозможно. Однако, если в этом случае сформировать перенос на вычита)ощий вход счетчика 9, а затем выполнить коррекцию знака в сумматоре I, то получится правильный результат сложения.

Пример. — результат K-го сло0.0011 0.100 жения; — (К -+ ) -(>e слагаемое;

0.00! 1 Ц110 — формирование иере1 носа и вычитание в счетчике (получение результата (К + I)-госложения);

0.00 0 Д.i I O — коррекция знака ! 3 C)<ËÒÌi)T<)I)i3.

Р<>ссл(отрениый пример соответствует следукпцей операции над числами в прямых кодах.

+ 001 l 100

634275 нал с выхода которого через элемент 6 поступает на входы элементов 7 и 8. В силу наличия на входе 14 единицы (знак отрицательного числа в), срабатывает элемент 8, который выдает «1» на вычитающий вход счетчика 9. В результате положительное число С уменьшается на единицу и становится равным О 0010. По окончании на выходе 13 синхронизирующего импульса срабатывает элемент 12, выходной сигнал которого переключает знаковый разряд сумматора 1 в соответствии с состоянием знакового разряда счетчика 9, т. е. — из «О» в «1». Устройство готово к приему очередного слагаемого.

4. с )О, a(0, в ) О, /а/ /в/. При сложении чисел а и в в сумматоре 1 возникает положительный результат, в то время как в старших m разрядах (в счетчике 9) хранится отрицательное число С. Этот случай симметричный предыдущему, о чем свидетельствует следующий пример.

Пример.

1.1100 1.100 — результат К-го сложения;

0.100 — (К + 1) -ое слагаемое;

1.1100 0 010 — формирование переноса и сложение в счетчике (получение результата (К + 1) -го сложения); — коррекция знака

1 сумматора.

Рассмотренный пример соответствует следующей операции над числами в прямых кодах.

30

35 — OO l 1 100 — прямой код результата К-го сложения;

+ 0000 110 — прямой код (К + 1)го слагаемого; — 0010 110 — прямой код результата (К + 1)-го сложения.

Преобразуя дополнительный код на вы- 40 ходах 3, 10, 11 устройства в прямой, находим, что результат (К + 1)-ro сложения равен — 0010 110, т, е. совпадает с результатом операции над числами в прямых кодах.

Устройство в этом случае работает сле- 45 дующим образом. Сложение чисел а (О, в ) О, при /а/(/в/, приводит к появлению нуля в знаковом разряде сумматора 1. Поскольку в знаковом разряде счетчика 9, хранящего число С = 1.1100, имеется «1», то срабатывает элемент 4, сигнал с выхода ко- 50 торого через элемент 6 поступает на входы элементов 7 и 8. Вследствие наличия на входе 14 нуля (знака положительного числа в) срабатывает элемент 7, который выдает «1» на суммирующий вход счетчика 9. В результате дополнительный код числа С увеличивается на единицу (соответствует уменьшению прямого кода отрицательного числа на

«1») и становится равным 1.1101. По окончании синхронизирующего импульса на входе 13 срабатывает элемент 12, выходной сигнал которого по установочным входам переключает знаковый разряд сумматора 1 в соответствии с состоянием знакового разряда счетчика 9, т. е. — из «О» в «1». Устройство готово к приему очередного слагаемого.

В остальных случаях, когда состояние знакового разряда сумматора 1 после подачи (К + 1) -ro слагаемого совпадает с состоянием знакового разряда результата К-го сложения (знакового разряда счетчика 9), переполнение сумматора 1, а также изменение

l знака его содержимого не происходит. При этом элементы 4 и 5 не срабатывают, в силу чего остаются закрытыми и элементы 7 и 8 независимо от сигнала, поступающего со входа 14. Старшие m разрядов результата, хранящиеся в реверсивном счетчике 9, не изменяются. Формирование результата (суммирование) осуществляется в пределах разрядной сетки сумматора 1.

В заключение следует отметить высокую эффективность применения предлагаемого устройства при выполнении суммирования большого количества чисел, разрядность которых в несколько раз меньше разрядности получаемого результата. Было разработано предлагаемое устройство для суммирования

256 5-разрядных (включая знаковый) двоичных чисел (пм4, m=8). Для построения этого устройства потребовалось 32 микросхемы серии 133. Если же для аналогичных целей использовать 13-разрядный (с учетом знакового разряда) параллельный сумматор, то

его реализация потребует 63 микросхемы серии 133, т. е, почти в два раза больше.

Экономия аппаратурн ых затрат еще более заметна при увеличении количества суммируемых чисел. Так при построении предлагаемого устройства для суммирования 10 5-разрядных чисел требуется 53 микросхемы серии 133, в то время как при построении параллельного сумматора для суммирования такого же количества чисел требуется 125 микросхем той же серии.

Формула изобретения

Устройство для суммирования и-разрядных двоичных чисел, содержащее п-разрядный сумматор, входы разрядов которого подключены ко входам устройства, а выходы разрядов — к выходам младших разрядов устройства, и счетчик, выходы которого подключены к выходам старших разрядов устройства, отличающееся тем, что, с целью расширения функциональных возможностей устройства, заключающегося в обеспечении алгебраического сложения, в него введены элементы запрета, И и ИЛИ, причем выход знакового разряда сумматора подключен к управляющему входу первого элемента запрета и к информационному входу второго элемента запрета, управляющий вход кото63-12 5

Составитель В. Бсj)eзкнн

Редактор 3, Мснурншвили Техред 0.,1уговаи 1,оррсктор (.. Шскчаp заказ 6763147 тираж 784 I jê ïн:нос

ЦНИИПИ 1 ос1 гарсгвенного кои ста (л;-»e-,;. Л1нн истре в с.ССР по делаM изобретенн11 н оп,:1l>ITнн

l 13035, Москва, Ж-35, Р:-.ушскав наб., л. 4 5

Филиал П11Г! «Патент», г. Ужгород, ул Проект: ан. 1 рого соединен с информационным входом первого элемента запрета, с выходом знакового разряда счетчика и с информационным входом третьего элемента запрета, выходы первого и второго элементов запрета подключены ко входам элемента ИЛИ, выход которого подключен к информационному входу четвертого элемента запрета и к первому входу элемента И, выходы KoTGpblx подключены соответственно к суммирующему и вычитающему входам счетчика, управляющий вход третьего элемента запрета подключен к шине синхронизации устройства, а выход — ко входу знакового разряда сумматора, который соединен также со знаковым входом устройства, управляющим входом четвертого элемента запрета и вторым входом элемента И.

Источники информации, принятые во внимание ири экспертизе:

1. Фи.IIIIlHoB А. Г. и Белкин О. С. Проек5 тирование логических узлов ЭВМ вЂ” М., «Советское радио», 1973. с. 263.

2. Авторское свидетельство СССР

¹ 315179, кл. G 06 F i/50, 1970.

:). Авторское свидетельство СССР

¹ 351211, кл. G 06 F 7/50, 1970.

4. Шалагинов IO. В. Быстродействующий сумматор накапливающего типа — «Автометрия», ¹ 6, 1973.

5. Макаревич О. Б. и Суркова Л. М.

Устройство ввода исходной информации в

15 цифровую интегрируюгцую машину — Известия ВУЗов, «ЭлектpuijexaIIIII a», № 10, 1969. с. !070.