Устройство для вычисления коэффициентов фурье

 

О Л И C А Н И Е, язвами

ЙЗОБРЕТЕН ИЯ

:Ф1

I c

/ ./ (61) Дополнительное к авт. саид-ву2 (5)) М. Кл 06 Р 15/34 (22) Заявлено 22,11.76(21) 2422051/18-24 с присоединением заявки №вЂ”

Госудерютееннь! и кеметет ссс по делам табретеннн и ет р п ц (23) Приоритет—

Опубликовано 2> 01.796юллетень Ph 3 (53) УДК 681.3 (088. 8) Дата опубликований описаний 28.01.79 (72) Авторы изобретений N. Q. Генкин, В. И. Шагурин, A. Я. Куно и

Государственный научно-исследовательский ин машиноведения им. акад; A. A. Благонравова

{71) Заявитель (54) УСТРОЙСТВО ПЛЯ ВЫЧИСЛЕНИЯ

И КОЭФФИЦИЕНТОВ ФУРЬЕ

Изобретение относится к устройствам вычислительной техники и может быть использовано в цифровой аппаратуре для спек тр ального анализа ра дно технических и акустических сигналов, в высокоскоростных цифровых фильтрах, устройствах для вычисления корреляций и сверток.

Известно устройство для реализации алгоритма быстрого преобразования Фурье (БПФ), содержащее запоминающее устройство с произвольным обращением и централизованный процессор, который под-ключается к соответствующим ячейкам запоминающего устройстве /if

Недостаток этого устройства — низкое быстродействие, обусловленное гем, что при обработке каждой реализации входного сигнала, состоящей из М отсчетов, в интервале между отсчетами с номерами N- 3 и И процессор должен выполнять 2 (2 - 1) операций над комЦ 20 плексными числами, что при ограниченном быстродействии элементной базы определяет невысокий верхний предел часготы отсчетов, при котором устройство . способно работать в реальном масштабе времейи, В другом известном устройстве <2) задача повышения бысгродейст"3 вия решается за счет вычисления частичных сумм на четырех процессорах, однако такое техническое решение позволяет повысить быстродействие лишь в 4 раза за счет пропорционального увеличения обт-ема аппаратуры. Кроме того, скорость вычислений в этом устройстве ограничена быстродействием оперативного запоминающего ус гройства.

Наиболее близким техническим решением к данному изобретению является устройство для вычисления g коэффициентов Фурье, содержащее ЗОВ Я вЂ” 1 блоков сдвига, арифметический блок (АБ)> постоянный запоминающий блок, адресный вход которого подключен к соответствующему выходу блока управления, тактовый генератор, выход которого подключен к синхронизирующему входу аналого-цифрового преобразователя (Э) . Арифметический

643889 блок устройства имеет распределенную сируиауру и раабиао íà 3а а N арифметических устройств (АУ), каждое из которых обслуживает один блок памяти.

Принцип действия устройства предув- 5

М магриваег что в течение первьгх — такI тов, когда заполняется регистр первого блока памяти, все АБ бездействуют, далее на протяжении еще тактов работает лишь первое АБ затем в течение так- 10 у

8 тов — лишь первое и второе АБ и т.д.

Все АБ работают только в интервале между отсчетами входной реализации с номерами и — 1 и M . Таким образом, недостатком данного устройства является значительная аппаратурная избыточность и, как следствие, неудовлетворительные габари гно-весовые характеристики и низкая надежность.

Бель изобретения состоит в повышении 20 надежности, уменьшении габаритов и веса устройства.

Указанная цель достигается тем, что в устройство для вычисления Н .коэффициентов Фурье введены первый и второй муль- 25 типлексоры, коммутатор, формирователь серий импульсов с возрастающим периодом и дополнительный блок сдвига, причем выход тактового генератора подключен к синхронизирующему входу дополнительного З0 блока сдвига и ко входу формирователя серий импульсов с возрастающим периодом, выход которого подключен к синхронизирующим входам блоков сдвига, первая группа вьгходов дополнительного блока сдвига и выход аналого-цифрового преобразователя подключены к первой группе информационных входов первого мультиплексора, вторая группа выходов допол40 нительного блока сдвига - к первой группе информационных входов второго мультиплексора, информационный вход дополнительного блока сдвига подключен к вы ходу аналого-цифрового преобразователя, 45 выходы первого и второго мультиплексоров и выход постоянного запоминающего блока подключены к информационным входам арифметического блока, выход которого подключен к информационному входу у0 коммутатора, выходы коммутатора подключены к информационным входам блоков сдвига и ко второй группе информационных входов первого мультиплексора, выходы блоков. сдвига подключены ко

55 второй группе информационных входов

" "второго мультиплексора, адресные входы первого и второго мультиплексоров, а также адресный вход коммутатора подключены к соответствующим вь1ходам блока управления.

Структурная схема устройства вычисления )(коэффициентов Фурье показана на фиг. 1. На фиг. 2 — эпюры сигналов в соответствующих точках устройства.

Устройство сопержитГофф- 1 блоков 1 сдвига„коммутатор 2, постоянный запоминающий блок (ПЗБ) 3, блок 4 управле-.; ния, аналого-цифровой преобразователь (АБП) 5, тактовый генератор (ТГ) 6, первый и второй мультиплексоры 7,8, формирователь серий импульсов (ФСИ) с возрастающим периодом 9, дополнительный блок 10 сдвига, арифметический блок (АБ) дополнительный блок сдвига 10.состоит из К ячеек, каждая из которых хранит код одного отсчета и имеет разрядность, равную разрядности выходного кода АБП.

Выходы ячеек с номерами

)AI IAI К= I. Р -3.

A;= lb -Ц i — 1 — аМЕ

К М ЕО 2841 подключены к первой группе информационных входов aepBorq мультиплексора 7.

Здесь к — целое, заключенное в пределах

К К

l)oP2 „й gc Cog и определяемое при < =1,...., --"1;

Ю° °

0 = 1;З0/С =1,2,...;

8аЯ И - 1) - целые числа, удовлетворяющие условиям

<ьр. -) р (- 1 — фа — Е Р4 Е где 1 — время выполнения совокупности арифметических операций над одной:парой отсчетов для данного арифметического блока; (— период импульсов тактового генератора.

Выходы ячеек с номерами К/2 и

К . Ч К к1 P,-j. ф =-а(а -1 i — + — tNE г 4 -ц "к 0 2м =а 2е подключены к первой группе информационных входов второго мультиплексора 8.

Каждый иэ блоков сдвига состоит из числа регистров; равного разрядности выходного кода AIlH.

Устройство работает следующим образом. На первом этапе входная реализация в аналоговой форме поступает на информационный ахоп АБП 5, с выхода которого в виде последовательности) цифИ

= 3.,1, 2

Устройство для вычисления И коэффициентов Фурье, содержащее 1о К вЂ” 1

7) блоков сдвига, арифметический блок, постоянный запоминающий блок, адресный вход которого подятточен к соответствутощему выходу блока управления, тактовый генератор, выход которого подключен к синхропизирующему входу аналого-цифро- вого преобразователя, о т л и ч a n— щ е е с H тем, чтО, с целью повышения надежности и упрощения устройства, в него введены первый н второй мульти6438 жащих необходимые операнды для вычислений на к-этапе, отличаются между собой на величину, кратную Ртт -1. Отсюда для ячеек, подключенных к.первому мультиплексору 7 и т:одержатцих отсчеты иа второй половины реализации, имеемт

М М 1 =1 Р 3.

A„=((bq E) i — + +Й Е цм о В+ 1

1О где/3е= 1, к — целое число, которое определяется из неравенства

М М

EOg 2 < К и Rag @ — + Х т1 Ртт 1 =

И-2т И-21

Лля ячеек, подключенных ко второму мультиплексору 8 и содержащих отсчеты 20 иа первой половины реализации, имеем

Н Ч 1 Р,- — — — КГ:

2 д СО

В предложеттном устройстве благода-: ря наиболее полному использованию арифметического блока улучшены габаритновесовые характеристики и, как следствие, повышена надежность.

Формула изобретения

89 плексоры, коммутатор, формирователь серий импульсов с возрастающим перио( дом и дополнительный блок сдвига, при- . чем выход тактового генератора подключен is синхрониаирующему входу дополнительного блока сдвига и ко входу формирователя серий импульсов с BoGpGcTAlolQM?vl периодом, выход которого подключен к синхронизирующим входам блоков сдвига, первая rpynna выходов дополнительного блока сдвига и выход аналого-цифрового преобрааователя подключены к первой группе информационных входов первого мультиплексора, вторая группа выходов дополнительного блока сдвига — к первой группе информационных входов второго мультиплексора„информационный вход дополнительного блока сдвига подключен к выходу аналого-цифрового преобразователя, выходы первого и второго мультиплексоров и выход постоянного запоминающего блока подключены к информационным входам арифметического блока, выход которого подключен к информационному входу коммутатора, выходы коммутатора подключены к информационным входам блоков сдвига и ко второй группе информационных входов первого мульти,плексора, выходы блоков сдвига подключены ко второй группе информационных входов второго мультиплексора, адресные входы nepaoro и второго мультиплексоров, а также адресный вход коммутатора подключены к соответствующим выходам блока управления.

Источники информации, принятые во внимание при экспертизе.

1. Акц. заявка Великобритании

М 1330741, кл. Cj 4 А, 06,07.71.

2. Авторское свидетельство СССР

Ия 421994, кл. Cj 06 Г 15/34, 13.0.9.71. 3. Патеттт США М 3816729, кл. 235-156, 11..06.74.

643889

Puz. 1

° ° 4 Ф ° Ф ° Ф Ф ° ° O ° ° O 0 ° Р 0 а ф Ф ° ° ° ° Ф Р ° Ф

e neph& д 7

Puz. 2

g tr n bCa е периодои Я,„7, бУУ = Ega ф

Цц икпуПЬсо 5

С лериодпИр, 7

Заказ 159/49 Тираж 779 Подписное

Е1НИИПИ Государственного комитета СССР,. по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент", r. Ужгород, ул. Проектная, 4

Составитель B. Байков

Редактор И. Мепуришвили Техред И. Асталош Корректор А. Власенко