Накапливающий сумматор с коррекцией ошибок

 

ОП ИСАНИНА

C)QIgg мю.t: 4, 1сОЪ

1-ИФ Ъехйа мс.iа.я

Сова Соеатекнх

Сецналистичесмих республик и >i%476 (61) Дополнительное к авт. свил-ву (22) Заявлено 07.02.77 (21) 2450978/18-24 (53) И. Кл

С 06 Р,7/38

С 06 Ф 11/00 е присоединением заявки №

Гкудератвеиай хаатат

СССР м днам хю(ром1 х втхрытФ (23) ПриоритетОпубликовано 15.02,79,Бюллетень _#_ 6 (53) У@К 681Л26 (088 8) Дата опубликования описания20.02.79 (72) Авторы изобретения

B. N. Петряшов, В. А. Топстохатько и H. H. Ч рофимов (71) Заявитель (54) НАКАПЛИВАЮЩИЙ СУММАТОР

С КОРРЕКЦИЕЙ ОШИБОК

I

Изобретение ртносится к области вычислительной техники и может быть использовано в цифровых вычислительных машинах.

Известен накапливающий сумматор с коррекцией ошибок, содержащий п схем суммирования, схему контроля по модулю 3, схему коррекции, схему управления коммутацией н элементы И и ИЛИ (! ), Недостаток известного устройства состоит в том, что сигналы коррекции зависят от ин-. формации, вырабатываемой схемой контроля отчетности номера разрядной схемы, кбррекция осуществляется сложной схемой управления коммутацией.

Из известных устройств наиболее близким техническйм решением к предлагаемому изобретению является накапливающий сумматор с коррекцией ошибок, содержащий в каждом разряде триггер со счетным входом, первый, второй и третий элементы ИЛИ, первый и второй формирователи импульсов, элемент задержки, первый н второй элементы И, блок сравнения, четвертый элемент

ИЛИ, триггер..фиксации ошибок, третий и четвертый элементы И, причем выход первого элемента ИЛИ каждого разряда соединен со счетным входом триггера, единич2 ный выход каждого триггера соединен с первым входом первого элемента И и со входом первого формирователя импульсов; выход которого соединен с первым входом второго элемента ИЛИ, нулевой выход каждого триггера соединен со входом второго формирователя импульсов, выход которого соединен первым входом второго элемента И и со вторым входом второго элемента ИЛИ, выход второго элемента ИЛИ соединен с первым входом блока сравнения, второй вход которого соединен с выходом элемента задержки, выходы первого и второго элементов И соединены с первым и вторым входом третьего элемента ИЛИ, выход третьего элемента ИЛИ каждого разряда сумматора соединен с первым входом первого элемента

ИЛИ н вторым входом первого элемвнта И следующего старшего разряда сумматора, вторые входы первых элементов ИЛИ образуют первую группу входов устройства„ второй Bxoii, второго элемента И всех разрядов соединен с управляющим входом устройства, выход каждого. блока сравнения соединен с третьим входом первого элемента

ИЛИ каждого разряда и со входом четвер. того элемента ИЛИ, выход которого соеди647685 неи с едниичным входом триггера фиксации ошибок и с первыми входами третьего и четвертого элементов И, вторые входы которых соединены соответственно с нулевым и единичным выходом триггера фиксации оши- у бок, выходы третьего и четвертого элементов И соединены соответственно с первым и вторым выходом устройства Щ.

Недостатком известного устройства является его сложиость.Целью изобретения является экономия 1ч оборудования. Поставленная цель достигается тем, что s каждом разряде выход первого элемента ИЛИ соединен со входом элемента задержки..

Структурная схема предлагаемого сумматора приведена на чертеже.

В предлагаемом сумматоре каждый разряд содержйт счетный триггер 1, первый и третий элементы ИЛИ 2 и 3, первый и второй элементы И 4 н 5, формирователи импульсов 6 и 7, элемент задержки 8, четвертый элемент ИЛИ 9, триггер 1О фиксации ошибок, третий и четвертый элементы И 11 и 12, второй элемент ИЛИ 13, блок сравнения 14, шину 15 запрета повторного переноса, управляющий вход устройства.

Счетный вход счетного триггера 1 каждого разряда подключен к выходу первого элемента ИЛИ 2, входы которого подсоединены к входной шине 16, шине выхода переноса из предыдущего разряда .17 и- к выходу блока сравнения 14. Единичный выход счетного триггера I соединен со входом формирователя импульсов б и с первым входом первого элемента И 4, ко второму входу которого подключена, шина выхода переноса из предыдущего разряда 17.

Нулевой выход счетного триггера 1 соединен со входом второго формирователя имтульсов 7, выход которого подключен к перюму входу второго элемента И 5, второй зход которого соединен с шиной запрета повторного переноса 15; Выходы элементов

И 4 и 5 подключены к входам третьего элемента ИЛИ 3, выход которого с6единеЫ с виной выхода:.переноса в последующий разжд. В каждом разряде выходы формирователей импульсов 6 и 7 соединены с перзым и вторым входами второго элемента

ИЛИ 13, выход которого подключен к пер вому входу блока сравнения 14, второй вход которого подсоединеи к выходу элеМента за держки 8; вход которого непосредственно соединен со счетным входом счетного триггера 1 соответствующего разряда. бок), либо с выхода третьего элемента ИЛИ

3 предыдущего разряда (сигнал переноса).

C выхода элемента ИЛИ 2 сигнал поступает на счетный вход счетного триггера 1 и на вход элемента задержки 8 этого разря. да, который рассчитан на сумму времен срабатывания счетного триггера, элемента ИЛИ и формирования импульсов.

Если при поступлении единичного сигнала счетный триггер 1 срабатывает {изменяет свое состояние на противоположное), то на выходе одного из формирователей импульсов

6 и 7 сформируется сигнал требуемой полярности, который через второй элемент ИЛИ

13 узла коррекции ошибок поступает иа первый вход блока сравнения l4 данного раз.ряда. На второй вход этого же блока сравнения 14 через элемент задержки 8 поступа- - ег «едйничный» сигнал со счетного-входа

36 счетного триггера 1. При этом на выходе данного блока сравнения 14 сигнал не образуется и, следовательно, будет отсутствовать сигнал «Ошибка» (СО) на выходе эле- . мента И 12.

Если нри поступлении «единичного» сигнала. счетный триггер l не сработает, то на выходах формирователей импульсов 6 и 7 сигнал не формируется. В этом случае на первом входе блока сравнения 14 сигнал отсутствует, а на его второй вход поступит задержанный «еднничный» сигнал, который приводит к йоявлению сигнала иа выходе блока сравнения 14. «Единичный» сигнал с выхода этого блока сравнения 14 поступит иа . вход первого элемента ИЛИ. 2 рассматриваемого разряда и иа соответствующий вход четвертого элемента ИЛИ 9. Сигнал с выхода элемента ИЛИ 9 одновременно вьщается на вторые входы элементов И

11, 12 и на вход записи единицы в триггер фиксации ошибок. В результате эгого на выходе элемента И 12 образуется сигнал, который свидетельствует о наличии ошибки при-суммировамии чисел. Одновременно сиг- . нал с выхода элемента 14 (сигнал коррекции) поступает через первый элемеаг ИЛИ 2 иа счетный вход счетного триггера I, s код, тором зафиксирована ошибка, и через элемент ИЛИ 2 — на вход элемента задержки 8 (для контроля коррекции), Если ошибка скорректирована, то на оба входа соответствующего блока сравнения И

Кроме того, выходы блоков сравнения 14 icex подключены ко входам четвертого элемента ИЛИ 9, выход которого соединен с диничным входом триггера фиксации ошиок 10 н вторыми входами элементов И ll

12, первые входы которйх подключены к циничному и нулевому выходам триггера нксации ошибок 10 соответственно. Снг4 нади «аварии» н «оиибка» снимаются с выходов элементов И 11, 12 соответственно.

Так как все разряды предлагаемого сумматора выполнены идентично, то работу устройства рассмотрим на примере одного разряда, Перед началом работы в сумматоре может содержаться результат предыдущей операции, на триггер фиксации ошибок устанавливается в нулевое состояние. На вход первого элемента ИЛИ 2 постуйает единичный сигиа л л ибо со входа 16, либо с выхода блока сравнения 14 (сигнал коррекции оши647685 одновременно поступят сигналы с выхода элемента ИЛИ 13 и с выхода элемента задержки 8. В этом случае на выходе блока сравнения 14 и на выходе элемента И 12 сигналы отсутствуют.

Если же ошибка не скорректировалась, то на входе рассматриваемого блока сравнения 14 повторно образуется «единичный» сигнал, который через четвертый элемент

ИЛИ 9 подается на входы элементов И 11 и 12. Поскольку триггер фиксации ошибок

l0 находится в «единичном» состоянии, то на выходе элемента И 11 образуется сигнал

«Авария» (СА).

Таким образом, в отличие от прототипа, предлагаемое устройство при меяьшем количестве оборудования обладает большими возможностями по обнаружению и коррекции ошибок при суммировании числа, благодари чему повышается надежность работы устройства.

Формула изобретения

Накапливающий сумматор с коррекцией ошибок, содержащий в каждом разряде три .— гер со счетным входом, первый, второй и третий элементы ИЛИ, первый и второ" формирователи импульсов, элемент задержки, =плервйй и.второй элементы И, блок сравнения, четвертый элемент ИЛИ, триггер фиксации ошибок, третий и четвертый элементы И, причем выход первого элемента ИЛИ каждого разряда соединен со счетным входом триггера, единичный выход каждого триггера соединен г первым входом первого элемента И и со входом первого формирователя импульсов, выход которого соединен с первым входом второго элемента ИЛИ, нулевой выход каждого триггера соединен со входом второго формирователя импульсов, выход которого соединен с первым входом второго элемента И со вторым входом вто- рого элемента ИЛИ, выход второго элемента ИЛИ соединен с первым входом блока сравнения; второй вход которого соединен с выходом элемента задержки, выходы первого и второго элемента И соединены с пер10 вым и вторым входом третьего элемента

ИЛИ, выход третьего элемента ИЛИ каждого разряда сумматора соединен с первым входом первого элемента ИЛИ в вторым входом первого элемента И следующего старmего разряда сумматора, вторые входы первых элементов ИЛИ образуют первую группу входов устройства, второй вход второго элемента И всех разрядов соединен с управляющим входом устройства, выход каждого блока сравнения соединен с третьим входом первого элемента ИЛИ каждого разряда и со входом четвертого элемента ИЛИ, выход которого соединен с едини шым входом фиксации ошибок и с первыми входами третьего и четвертого элементов И, вторые входы которрых соединены соответственно с

25 нулевым и единичным выходом триггера фиксации ошибок, выходы третьего и четвертого элементов И соединены соответственно с первым и вторым выходом устройства, отличшо-

Ьдийси TLM÷òî о целью экономии ооорудоиииии, и киждоll ризридеиьэххуд Хириого-элемента ИЛИ соединен со входом элемента задержки.

Источники информации, принятые во внимание при экспертизе

l. Авторское свидетельство СССР

Ко 358697, кл. G 06 Г 7/50, 1972.

2. Авторское свидетельство СССР № 226270, кл. G 06 Г 7 50, !968.

1б

Г4 гб

0НИИПИ Государственного комитета СССР яо делам изобретений и откритнй

113036, Москва, )K35, Раушская наб., д. 45

Филиал ППП Патеятэ, г. Ужгород, ул. Проектная, 4

Редактор 5. Чирков

Заказ Sl )/4(Составитель И. Сигалоа

Техред Q. Луговая Корректор Д. Мельниченко

Тираж 779 Подпяс иое