Устройство для алгебраического сложения чисел
1) М. Кл, Cj Об F 7/385
Государственный комитет
Совета Министров СССР
«о делам изобретений н открытий
) УДК 681,325 °
° 5 (088..8) Е.Н.Баня, В.И.Жабин, В.И.Корнейчук, В.В,макаров и В.Г1.Тарасенко
Киевский ордена Ленина политехнический институт им. 50-летия Великой Октябрьской социалистической революции (54) УСТРОЙСТВО ДЛЯ АЛГЕБРАИЧЕСКОГО СЛОЖЕНИЯ
ЧИСЕЛ
ОПИС
ИЗОБР
К АВТОРСКОМУ (6т) Дополнительное (22) Заивлеио М,04.76 с присоединением за (23) Приоритет— (43) Опубликовано 2 (45) Дата опубликован
Изобретение относится к вычислительной технике и может быть применено в цифровых вычислительных машинах и приборах, построенных на основе больших интегральных схем.
Известные устройства для алгебраического сложения чисел представляют собой устройства параллельного или последовательного действия (Я2йЗЦ4).
Однако они не могут быть эффективно использованы в вычислительной среде с последовательной передачей информации со старших разрядов, например, в системах управления процессами 18 в реальном масштабе времени. В этом режиме информация поступает на вход устройства, чапример, с преобразователей аналог — код или цифровых измерительных приборов поразрядного 20 уравновешивания последовательно разряд за разрядом.
Действительно, в устройствах параллельного действия необходимо время для накопления всех цифр операндов перед @ началом суммирования. Время получения . результата в этом случае i+tK ntñ+tE где П вЂ” разрядность представления операндов; период следования цифр операнС дов; время суммирования в устройЕ стве; время накопления и цифр операндов.
Очевидно, что на протяжении отрезка времени 1 нельзя формировать управляющее воздействие для исполнительного органа системы управления, так как информация о его величине отсутствует, В устройствах последовательного действия также необходимо время для полного накопления операндов, так как суммирование в известных устройствах производится, начиная с младших разрядов. Время получения результата в устройствах последовательного действия в этом случае т=т, +п4 =пй +п1,„=п(1 +,„), где 1 — период следования тактовых т импульсов.
Наиболее близким к изобретению по своей технической сущности является устройство для алгебраического сложения чисел, содержащее сумматор, выход,.ной регистр, элемент ИЛИ, причем вы,ходы разрядов выходного регистра под«
63895
0001
00 0
Исх, сост.
2
0001
0001
1 1 0
1110
1011
1010
«110
1100
1101
О 0000
1 0001
О О 1
0001
0010
0011
О ОООО
1 0001
1 1 О
1) 1j
1110
1110
О ОООО
О 0000
О 0 0
1100
1100
О ОООО
О 0000
О О 1
ОООО
0000 длительности управляющего сигнала, поступающего на управляющий вход 13, В четвертом такте по управляющему сигналу, поступающему на управляющий вход 12, производится сдвиг влево кода, записанного в выходном регистре 2, В результате выполнения (П+ 2) циклов на выходах 14, 15 последовазельно разряд за разрядом формир ется значение алгебраической суммы двух чисел, представленное избыточным двоичным кодом с цифрами 1, О, 1 в каждом разряде. 10
Ввиду того, что операция содержит и разрядов в (й + 1) и (и+2) циклах на входы 4 и 5 единичные сигналы не поступают р ()1+1) и (q+2) разряды операндов численно равны нулю, 15 и Р и м е Р .Необходимо вычислить алгебраическую сумму числа А и Б, где
A — 0,1700
 — 0,1111.
Состояние выходного регистра 2, коды на входах сумматора 1 и на выходах блока 6 анализа разрядов иллюст9 6 рируются в прилагаемой таблице в каждом цикле вычислений, причем, в столбце Ьходы сумматора показаны коды, поступающие на входы сумматора 1 с информационных входов 4 и 5. В первом такте каждого цикла на входы устройства поступает очередной разряд А, а во втором такте -очередной разряд числа В„
Разрядность представления операндов
В результате выполнения б циклов на выходах устройства сформировалось значение алгебраической суммы числа
АиВ.
С Л+ В 11 1101
Таким образом, можно заключить, что поскольку в данном устройстве д„ д„ 1, то оно позволяет повысить точность вычислений в 2 раза по сравнению с известным. Кроме того оно проще известного устройства, особенно при выполнении его в виде БИС, так как имеет меньшее число внешних выводов.
638959
Формула изобретения
1. Устройство для алгебраического сложения чисел, содержащее сумматор, выходной регистр, элемент HJIH причем выходы разрядов выходного регистра подключены к первым входам разрядов сумматора, выход элемента ИЛИ соединен с нторым входом младшего разряда сумматора, выходы которого подключены к входам разрядон выходного регистра, первый управляющий вход которого соединен с первой управляющей шиной уст- .10 ройства,-о т л и ч а ю щ е е с я тем, что, с цех(ью упрощения устройства и повышения точности вычислений, оно содержит элементы задержки и блок анализа разрядов, информационные входы которого соединены с выходами трех с Гар(:(:(f(с раз«;;ттl<;Б тте";
OТОРО!т . ПРГ«.-; . ЯЮШИЙ НХОД КОТОРОГО ОЕ
«
Ц(((!Е(т 0 ВТ<,РОГ Ут(Р 1ВЛЯЮЩЕй(«".,ИКОй У Т
ООЙства тp :- iья g ((равляющая «« и на кОт0 - «-0
РОГ 0 ПОт«К --(((ЧЕ««а ( Нт«ОРой В(ти Д:- КОТОРОГО СОЕДИНЕНЫ С е(ьГ«<оде!е«Г и» !«тиками устрОйства а третий И -«ЕТВЕГтт(«(й — O ВХОДЗМИ ПЕРВОГО И ВТО28 «)ОГ"0 З ттЕт«(((т1" OB 3 аттЕРжКИ т ВЕДХОД(«((<070 «т(т(Х ПОДКЛЮ:(ЕНЫ К СООтВЕтСтВУЮЩИМ УП;:.1ÂËR(ÙÈÌ НГ<ОДа((тЗЫХОДНОГО РЕГИСтРа, первая информационная шина устройства Г-ОДКЛЮЧЕНа К ПЕРВОМУ НХОД ЭЛЬМЕ«(Та ИЛИ, второй в::Од которого подключен 30 ко второй информационной шине устройСТВа и К ВТОР(т(М ВХОДаМ ТРЕХ СтаРШИХ 1>азрядон сумматора. у<-.тройстно 1!0 II 1g О т л и— ч а ю щ е е с Я тем, что блок анализа разрядон СОдержит злее(ее(ты заГ(рета и ЗЛЕМЕНТЬт ИЛИ, ПРИЧЕМ ПЕРВЫЕ ВХОДЫ Ц Ю 10 первого, второго, третьего и четвертого элементов запрета подключены к входу синхронизации блока анализа разрядов, первый вход этого блока соединен с вторыми входами второго и третьего и с управляющими входами первсго и четвертого элементов запрета, второй вход блока соединен с втоРым нходОМ ПЕрвОГО И уПРавляющим входом второго элементов запрета, третий вход блока соединен с вторым входом четвертого и управляющим входом третьего элемента запрета, выход первого элемента запрета соединен с первыми входами первого и второго элементов ИЛИ, выход второго элемента запрета с первыми входами третьего и четвертого элементов ИЛИ, выход третьего элемента запрета — с вторыми входами второго и третьего элементов ИЛИ а в(ход четвертого элемента запрета.— с .торыми входами первого и четвертого элементов ИЛИ, выходы первого и третьего элемектон ИЛИ подключены соответственно к первому и второму а выходы второго и четвертого элементов ИЛИ вЂ” к третьему и четвертому выходам блока анализа разрядов. Источники информации, принЯтые во внимание при экспертизе: 1. Патент Франции Р 2153898, кл. g 06 е 7/00т 1971 ° 2, Патент США Р 3767906, кл, 235"175, 1972, 3. Патент Великобритании Р 1313169, кл,С1 4 А, 1968. 4. Авторское свидетельство СССР Р 436350, М. Кл. G 06 Р 7/385, 1972 ° 5.Заявка Р2104692 И.КЛ, G,06(7/385! 1975, по которой принято положительное решение о выдаче авторского свидетельства. цИИИП(И Заказ 7282/37 Тираж 784 Подписное Фили ал ППП Патент, г.ужгород, ул.Проектная,4
