Устройство согласования

 

Союз Советских

Социалистических

Республик

1Н16562 1 7 ° !

4 (61) Дополнительное к авт. свид-ву (22) Заявлено 12.04.73 (21) 1906141/18-21 с присоединением заявки % (23) Приоритет

Опубликовано 05.04.79,Бюллетень М 13

Дата опубликовании описания 0с1.04.7g (51) М. Кл"Н 03 К 23/02

Гкударственна1й квинтет сссР

Il6 делам нзооретеннй н открытнй (53) УДК 621.374 (088 8) B. A. Коломенский, А. М. Коротков, В, Н. Свирнн и Н. N, Тишенко (72) Авторы изобретения (71) Заявитель (54) УСТРОЙСТВО СОГЛАСОВАНИЯ

Изобретение Относится к области вычислительной техники и vlîæåò быть иcllo lhçoвано в устройствах дистанционного управления в качестве уплотнитсля каналов и синхроиизиру1ощего устройства.

Известно устройство согласования логических систем, имеющих представление информации в параллельных и последовательных кодах, содержащее распределитель с тактовым входом, управляющим выходом, соединенным с входом элемента памяти, установочным входом, связанным с выходом Второго элемента памяти, приемный и передающий регистры, пересчетную схему, элементы сборки и совпадения (11.

Это устройство не обеспечивает обмена информаций между логическими системами, имеющими представление информации в параллельном и последовательном кодах.

Цель изобретения — расширение функциональных возможностей.

Цель достигается тем, что в устройство согласования логических систем, имеющих представление информации в параллельных и последовательных кодах, содержащее распределитель с тактовым и установочным входами и управляюшим выходом, элементы памяти, приемный и переда1ощий регистры, пересчетную схему, элементы сборки и совll;i lcllèÿ, Введены иервы1!. Втор11й и третий элементы совпадения. Первые входы

5 этих элементов соединены с тактовсй ши ной, а Hhlxo3hl ПОделючены к THKI cIÂÎ× Б O1v распределителя и к первому Входi I I вертого элемента совпадения, второй Вход которого подключен к управлякгц1ему выходу распрсдел lтеля, а Вhlхо I, — к Г!ервы .l входам первого и второго элементов памяти и к счетному входу пересчетной схсмь:.

Один из выходов первого элемента памяти соединен с третьим входом первого элемента совпадения, а другой выход соединен с

УПРаВЛЯЮЩИМ ВХОДОМ ПРИЕМНОГО РсгИСтРа, с третьими входами второго и третьего элементов совпадения и через первый элемент сборки с установочным входом переда1ощего регистра и со вторым входом второго элемента памяти. Один из выходов второго эле20 мента памяти подключен к шине первого управляющего выхода устройства и через Bioрой элемент сборки — к установочному входу распределителя. Другой выход второго

656217

Э,:! <-- (1 (< H T 3 П Я М Я Т И Г! Од КЛ Ю Ч С и К f (-T B P P TO XI >>>)

Входу первого элечента совпадения, и к перБЫЧ БХО, iaл! ПЯТГ)ГО «! Н!РСTOrO ЭЛ(. МЕНТОВ СОВП(>д(I!H}l. РЫХОД и(!)ЕС IPTI!OИ СХ(МЬ! СОРДИнс)(" пери м входом седьмого элемента совпадения. Шина первого опросного входя устройства подключена ко вторым входа ч перзого, второго и третьего элеме(ггов совпадения. к первым входам восьмого. девяТОГО И Д(СЯ ГОГО ЭЛС МЕНТОВ СОВПЯДЕП, !Я Il через Второй элемент сборки — — K ycTBHOБО l(0>il !Ixo!() >12спРсделптсля. Вто >ОЙ ВхОд

>СБ(ггсп О элемента совпадения подключен

I: l I l f HI P",I IP 3 BЛ Я Ю П (Е 1" 0 )1 c! r> KP P f I 0 I 0 Б Х 0 Дсl, 3;!b!Xo,i, iio (K1)0 ioii K ТРЕТЬЕМ „ ВХОДЧ ВТОРО

Г! ЭЛ" >I!„ Птя Пал(ЯТ И И К С ipoOH р>>!0(НЕМ >

BX(l T»;lC)lP!ñ1 JOIl(CI 0 pPÃIICTpß. Ш Ип Ы HI!(pop

">13!;! .(>Н:! Ы Х 8 ХО,>>. !> !(ОДК 1io! IPHbi К ЧСТБ«Р ! !>! . ",,O (3)i !! Г >)>О(>! I! ТРНТО(>

>.,:iH3>.;:ИЯ. !С(И>>3,БОБ<>(0 УСта(ОБОЧ !О!.О

::1 с) (! K(Пно> (> О;3 i!0.) К>l!ОЧСП3 Ko BTOI)oil >.

> (! Х<> "(, ПЕ > (ОГ<> Э, iPX>(.. il 3 П >I H ГИ, К X>CT3 flO30 IIIOЧ БХО (>, HPil«XIIIО! O РЕГИСТ()3, К Бло.(У

„PП! <.>f,>, с,!Oil; Х(,((„ I; »,-С ТРСТИ!f ЭЛ("М«!Г(>>(.

«oopiilI -- K сбр< !«> рясп!)(.дел!(тсля. сс! пня!

БТОВО(0 ("!HHO>IO>! Ис>! 0 зlаРке))нОГО I>xo!I3

:1»RK1 (oil! Ill> iio >31 ОР<) МУ f)XOH». БОСЬ !0((Э,IЕ>1:=:Н 1 с> COBil 3ÄÑ! J Il H БЬ! ХО ", КО1 с)РОГО -(с>РР3 I!(",iБЫ и Э:I (М<лНТ «()ОРКИ I! 0;! KЛ!С> !ЕН К BXO. IX> БТО00(ГС! -.::,1(:XIPH1 а (Iс)л! ЯТИ, сl >!PP(3 ТОСТИ и ?)Л ! меHT сборки — к сбросу p2cflp лслптеля.

Бы;<од переда(О!)него ре-истра через !Пятый

Э, IP>IOIIТ СОБП3ДЕНИЯ СОЕДИПСН С П ffi!>OP!Час)>>!..ЬЬХО О>>>с в>!О .)Ь(p3С!I!p(»ЕЛ(!ГЕ

ЛЯ СОРДИ Н(- П!>J С Тя К1 ОВЫ МИ ВХОДЯ л1 И Г(Е(. Е .l3!Ail. (. Ã0 И П"„>ИСМНОГО РЕ(ИСTPOB.

«)3 чс ()тс)ке нзоб(>2:кена «тр» к.rvpf!3H схс(сl с) П1)ЕЛ 3 ГВСМ ОГО >>CT()OÉCT83 СОГЛаСО )2 i itlH.

УСТОО((с Во COÃ?(3«082ÍII}I «ОДЕР)К(1Т Ря:>

П ()(>! P ТH J (!t Ь ) < Тс) КТО БЫ М ВХОДОМ . С Та—

> новочны ми Входами } и 4, coooc08b! м Вхо.

>ом О, Yitpазляюц(им Вьlходом (>, Выход2"лlи 7; >(Пи(-м пыи PP CHcTP 8 с и(1фОРМ31(ионны ч ! >p

ВХО (Олi 9, TBКТОБЫМИ Входа мс! <О, ОПро(Ныл)

Бхо тo» 1, у! Гяновочным Вхо30!>1 12, упр2 Вляlов! им Входом 3; и(p(;дяк)шии 8(.ÃH«Tр 4 Î строоир>>)!Ошим ВхОдОм 1 .), тя ктовь(м)(Bxо i2 М ! 6, Ин

IIP )ЕСИЕТПМ)0 CKЕМ " . Л БХО" ПЬ)Е Эс<Е".>)Е>1т»! 24.;)<> 00883д<чfH}1 Выходной элс.(!сит 27 со Б и 3 д(. н и я; э>!с м (-:. I I T bl с бо р к и 28; 8! >I x 0,1 H f>I p. злсм(ч!ты 29- -31 со()падения: чствертый 3. lo32 Coil ll2 fi . Il(H. I! pE!1!!ri3 ld>(PH ib(É ! с! (с: р((ции окс;!Iчяния циклы Обмен(»1;(>

С()ор. >(я(il(И, ЭЛ(. Мвil! ): СОВГс:.ЛСНИЯ, ПрС,Н3!. >НВЧ >)! J ; (! i„,я Иi! Хpoнн Зяции (>3бО Гbj >> (РОЙСтва С УСтаНОВОЧНЫМИ (с(аРКСРНЫХ(И ИМIlУЛЬС2»H! l!O(T)!Ii 1IÎ!UHXfI От СИСТЕ)(b(C I13)>ЯЛЛЕЛЬI!ÛM 15 >ЕДСТЗВЛ(. НИЕM ИНфоРМс(ЦИП: !

>ЛЕЧ>!f>Ò 34 СО()нс(ДЕНИЯ> Пр(>ДНЗЗНа (ЕННЫ)! ДЛЯ

CH IIXÂÎÍÈ:.32 l(}fl РЯ 001 Ы Л>СТРО(!Ствс(С МПР2 В, !я(01>ЦИМИ М3РКСPI!bi >(И ИМПУЛЬСВМИ, ПОСТУПа IAH)НМ)> Из Л)!(ОМЯ(ТО<, (И< 1 F I>tbl Гянтов(,!!!

5 (O

2О

?5

3()

41 с,Q

5л

Вход 35; информационные входы 36, 37, установочный маркерный вход 38, опросный

Вход 39 и управляющий маркерный вход 40, устяног(очный маркерный вход 41, управляющий маркерный вход 42, опросные входы 43, 44, информационные входы 45 из системы с параллельным представлением информации; управляющий 46 и информационный 47 выxo1bf в систему с послеловательным предстявлениеч информации; управляющие48 —50 и информационные 51 Выходы в систему с параллельным представлением информации.

Исходное состояние устройства устанавливается маркерным сигналом на маркерном Входе 38, который прсдгвествует последовательной кодограчме. Одновременно второй маркерный сигнал. Поступающий с уf!рявляк>(п(.(0 мягкеп(!ОГО Входя -!О чсгро((ствя i,3 хстановоч(!Ь>й B;од 3 p - npc >слчте,(я 1, ivor!Отс(83 f83(>т X Пр>я В. Iя; ) fif i! É Bb(X0+ 6 ряс: рсделнтеля к выла (с «(. (Галя после приi х>3 и-разрядной кодо pl с последоватсл!ч!ым пред!. тавлсниеч ин > 3 Ц и И .

1>! Ып>>сль>?bl пос, !<. )Овят!. (Ь((ОП кОдО! I>3 1мы. Поступаю(цис пя инфорчяпи<п(ныс Бхо.>(ы, )6),:)7 (ÄI,, i}I си T(мы (. 3!(TI!Blii>ix! Ipc,(стЯБЛЕIIИЕМ i(3K «СДИ НИЧ! ГОЙ::, Tа К lf «НУЛС ВОЙ>>

Н!! форМ 2 fi È И ), (ÎBII 3 12 !О > il3 BX01lf t>f X Эс>(.мента".. 25„ 26 совпяде!IHH с синхронными или тактовыми импульсdxlil с тактового Входа 35 и поступают t!2 тактовый Вход 2 рясп>)(дв>, IИТ(.Ля . .Г)с) . Т()уГИХ Бхo:;3. ЭЛ(.МЕНТОВ 25 26 СОВ Чс) (ЕН Исс! П!)ИГЗ>ТСТВМК) Г ряЗ)! (".! н я к) i ц и с I! О тс I I I! и 2, I>l, rl o! ту H 3 lo (I „ и c c 0! !росного Вхо I3 39 lf с эле,(сита 21 памяти.

) 1.">(и l .1 bcf>I c H II(poj). » 3 пион НОГО Вхо!12 37 iPpЕЗ БХОДНОИ Э >(СМ>ЕИТ 2(Э C!>8!13ДЕПИЯ I!OCT>>пс()от н сl инфор I 2 L!Hон пыЙ !)ход 9 при>".>(ноi 0 pP! HCTp3 8. 3ТН H >1!IX "(bCB! H3)IPi!Hfo! тояние элементов памяти >ех разрядов приемного регистра, (га которые в этот момент

8(>С.",((>НИ ПОСТУfl3ET И>! Ii ><ЛЬС С СООТВ(ТСТБ,:!OHpro ",ûõîäà 7 распределителя.

Имп>льсы, поступ iiooiHp чсрез информс(ционный Вход )6, Ei(> под210тся ff3 !)pHp>viный регистр 8 и не меняю) состояния сооТветс гвующего разряда приемного регистра.

Цикл приема кодогряммь; if?> системы с (последовательным представлением информации заканчивается с приходом последнеГО, и-ГО и м п лы Я кОЛОГР2,,! Мьi, KoToPbfA появляется на управляющем Бь(ходе 6 расГ(редел)(теля 1 8 Билс 1>отенциала....-).:(емент 32

СОВПаДЕНИЯ Срс!03ТЫВяс .Т, КО(?(2 Н;1: !; !ЗХОДЯХ v ПОМИН>»ТЫ И ПОТЕ!(ЦИ3. < 081(ялаЕТ С Пс1— узйЙ между и-м и (и -(- 1 > -м и>! пмльсями ня тактовом входе 2 распределителя !. Снгна(л на выходе элементы 3 совпадегпля .",(сияет, со! ОЯHH(. э 1(>мента 2 (па х>1}(т>! и IIере(!)ст ной схемы 23. CHI «2л с одн<но из выходов

3,;Jе;(епт3 21 ri3g(H H 33(fppBj яет (1poxo)KдеfIHP. ((ыпульсов че1>(.з Вход;i;>l(элсмепть! 5, 26 совпадения. С другого Bb)xoда элемента 21

656217 распределитель 1 и снимают с управляющего выхода 46 сигнал о наличии в устройстве информации. В ответ на снятие сигнала система с последовательным представлением информации снимает сигнал с опросного входа 39. Изменение состояния элемента 22 памяти и снятие сигнала с опросного входа 39 запрещает работу выходных элементов 30 и 31 совпадения и разрешает работу элементов ЗЗ и 34 совпадения.

Далее устройство может работать как в 10 режиме дальнейшей передачи кодограммы в систему с последовательным представлением информации, так и в режиме приема кодограммы в систему с последовательным представлением информации, так и в режи15 ме приема кодограммы из этой системы.

Таким образом, устройство осуществляет также синхронизацию передачи кодограммы из системы с параллельным представлением информации в систему с последовательным представлением ее. Совместное функционирование двух систем с различными рабочими частотами достигается подачей управляющих сигналов в эти системы. Кроме того, подачей с опросного входа 39 устройства на входные элементы 25, 26 совпадения запрещающего сигнала и подачей с выхода элемента 21 памяти на управляющий вход 13 приемного регистра 8 потенциала, который запрещаег обращение к приемному регистру 8 через опросный вход 44 устройства до момента полного приема кодограммы из системы с последователь30 ным представлением информации, обеспечивается высокая помехоустойчивость устройства. Формула изобретения

Устройство согласования логических систем, имеющих представление информации в параллельных и последовательных кодах, содержащее распределитель с тактовым входом, управляющим выходом, соединенным о с входом элемента памяти, установочным входом связанным с выходом второго элемента памяти, приемный и передающий регистры, пересчетную схему, элементы сборки и совпадения, отличающееся тем, что, 4> с целью расширения функциональных возможностей, в него введены первый, второй и третий элементы совпадения, первые входы которых соединены с тактовой шиной, а выходы подключены к тактовому входу распределителя и к первому входу четвер- 50 того элемента совпадения, второй вход которого подключен к управляющему выходу распределителя, а выход — к первым входам первого и второго элементов памяти и к счетному входу пересчетной схемы, один из выходов первого элемента памяти соединен с третьим входом первого элемента совпадения, а другой выход соединен с управляющим входом приемного регистра, с третьими входами второго и третьего элементов совпадения и через первый элемент сборки с установочным входом передающего регистра и со вторым входом второго элемента памяти, один из выходов которого подключен к шине первого управляющего выхода устройства и через второй элемент сборки — к установочному входу распределителя, а другой выход второго элемента памяти подключен к четвертому входу первого элемента совпадения и к первым входам пятого и шестого элементов совпадения, выход пересчетной схемы соединен с первым входом седьмого элемента совпадения, шина первого опросного входа устройства подключена ко вторым входам первого, второго и третьего элементов совпадения, к первым входам восьмого, девятого и десятого элементов совпадения и через второй элемент сборки к установочному входу распределителя; второй вход девятого элемента совпадения подключен к шине управляющего маркерного входа, а выход подключен к третьему входу второго элемента памяти и к стробирующему входу передающего регистра; шины информационных входов подключены к четвертым входам второго и третьего элементов совпадения; шина первого установочного маркерного входа подключена ко второму входу первого элемента памяти, к установочному входу приемного регистра, к входу пересчетной схемы и через. третий элемент сборки к сбросу распределителя; шина второго установочного маркерного входа подключена ко второму входу восьмого элемента совпадения, выход которого через первый элемент сборки подключен к входу второго элемента памяти, а через третий элемент сборки к сбросу распределителя, выход передающего регистра через пятый элемент совпадения соединен с информационным выходом, а выходы распределителя соединены с тактовыми входами передающего и приемного регистров.

Источники информации, принятые во внимание при экспертизе

l. Авторское свидетельство СССР № 337948, Н 03 К 23/02, 23.! 1.70.

656217

Составитель В. Лякшиев

Редактор Т. Орловская Техред О. Лутовая Корректор М. Демчик

Заказ 1550/48 Тираж 1059 Подписное

11НИИПИ Государственного комитет» СССР

IIo делам изОбретений и о-, крыл ий

I I 3035, Москва, Ж-35, Раушская нао., д. 4/5

<<" илиал ППП «Ïàò< íò)), г. Ужгород, ул. Проектная, 4