Операционный усилитель

 

(iii658571

Сое1 Советских

Социалистинесиих

Республми

I

"с (61)Дополнительное к авт. свиа-ву2 (51) М. Кл.

G 06 G 7/12 (22) Заявлено 26.12.77(21)2560388/18-24 с присоединением заявки №(23) Приоритет

Гавударстввивы9 квиатвт

СССР вв авлвм кзавретвнвв и вткрытМ

Опубликовано25.04. 79.Бюллетень № 15

Дата опубликования описания 30.04.79 (53) УДК 681.335 (088. 8) (72) Авторы изобретении

Г. И. Хорьков, И. Л. Мастыкер и O. H. Сипягин

Ленинградский ордена Ленина электротехнический институт им. В. И. Ульянова (Ленина) (71) Заявитель (54) OHEPAUHOHHbIA УСИЛИТЕЛЬ

Изобретение относится к усилительной технике и может быть использовано в анапоговых вычиепитепьных машинах.

Известно усипительное устройство, содержащее дифференциальные усилитепьные бпоки, соединенные поснедоватепьно 1) . 5

Это устройство характеризуется низким быстродействием.

Наиболее близким по технической сущности к предложенному явпяется операционный усипитепь, сод ржащий основной дифференцнапьный усипитепьный блок, входы которого являются входами операционного усипителя, первый выход основного дифференциального усипитепьного блока подключен к неинвертирующему входу до15 попнительного дифференциапьного усипительнаго блока и через резистор нагрузки соединен с первым источником напряжения, инвертирующий вход дополнительного дифференциального уснпитепьного блока через резистор смещения присоединен к первому источнику напряжения, второй источник напряжения подключен к общей цепи основного дифференциального усипитепьного блока, выходной согласующий каскад (2 ) .

Это устройство обладает сравнительно низким быстродействием вследствие подключения корректирующих цепей.

Цепью изобретения является повышение быстродействия.

Для этого в предлагаемое устройство введен эпемент с управляемым сопротивл ниэм, выполненный на попевом транзисторе, исток которого соединен с инвертирук щим входом дополнительного дифференциапьного усилительного блока, выход которого подключен к затвору полевого транзистора, сток которого присоединен ко второму выходу основного дифференциального усилительного бпока и входу выходного согласующего каскада.

На чертеже изображена функциональная схема предложенного операционного усипитепя.

Устройство содержит основной 1 и допопнительный 2 дифференциальные усилительные блоки, резисторы нагрузки 3 и

658571 смещения 4, элемент с управляемым сопротивлением, выполненный на полевом транзисторе 5, выходной согласующий каскад 6, первый 7 и второй 8 источники напряжения, входы 9 и 10 операционного усилителя.

Устройство работает спедуюшим образом.

Сигнал подается на входы 9 и 10операционного усилителя, усиливается основным дифференциальным усилительным блоком 1 и подается на входы дополнительного дифференциапьного усипительного блока 2. Выходным напряжением допопнитепьного дифференциального усилительного бло- ка 2 регулируется величина сопротивления полевого транзистора 5. Коэффициент

1 усиления операционного усилителя пропорционален произведению крутизны основного дифференциального усипительного бпока 1, коэффициенту передачи выходного согласующего каскада 6, величине сопротивпения полевого транзистора 5.

Предлагаемое устройство обладает максимальной скоростью нарастания выходного

25 напряжения до 200 В/мкс, что говорит о его высоком быстродействии.

Формупа изобретения

Операционный усилитель, содержащий основной дифференпиапьный усипитепьный блок; входы которого явняются входами операционного усилителя, первый выход основного дифференциапьного усилительного блока подключен к неинвертирующему входу допопнитепьного дифференциального усилительного бпока и через резистор нагрузки соединен с первым источником напряжения, инвертируюший вход дополнительного дифференциального усилительного бпока через резистор смещения присоединен к первому источнику напряжения, второй источник напряжения подкпючен к обшей цепи основного дифференциального усилительного бпока, выходной согласующий каскад, отличающи йс ятем, что, с целью повышения быстродействия, в него введен элемент с управпяемым сопротивлением, выполненный на полевом транзисторе, исток которого соединен с инвертирующим входом дополнительного дифференциапьного усипительного бпока, выход которого подкпючен к затвору полевого транзистора, сток которого присоединен ко второму выходу основного дифференциального усилительного блока и входу выходного согласующего каскада.

Источники информации, принятые во внимание при экспертизе

1. Патент Японии 14 51-47295, кл. 97(7) С 102, 1976.

2; Шилов В. Л. Линейные интегральные схемы в радиоэлектронной аппаратуре Х., "Сов. радио", 1974, с. 123-125, рис. 4.10.1ИИИПИ Заказ 2059/45

Тираж 779 Подписное

Филиал ППП "Патент, r.Óæãopîï,óë.ÏðoåêòH ая,4