Быстродействующий счетчик

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (> 677Ю7

Goes Соеетскнх

Сацкалнстнческнх

Республик

@ 1 Т (61) Дополнительное к авт. свод-ву 444330 (22) Заявлено 01.04.77 (21) 2471724/18-21 с присоединением заявки Ш— (23) П;риор.итет— (43) Опубликовано 30.07.79. Бюллетень № 28 (45) Дата опубликования описания 01.08.79 (51) М. Кл. Н 03 К 23/02

Государстеенный комнтет

СССР ао делам изобретений н открытий (53) УДК 621.374.22 (088.8) (72) Автор изобретения

В. А. Грехнев (71) Заявитель (54) БЫСТРОДЕЙСТВУЮЩИЙ СЧЕТЧИК

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах, где необходимо деление последовательности импульсов на дробное число.

Известен быстродействующий счетчик, построенный на элементах И вЂ” HE, каждый разряд которого выполнен на основе

D-триггера, который содержит триггер памяти и два коммутационных триггера (1).

Однако это устройство позволяет делить входную последовательность импульсов только на четное число.

Цель изобретения — расширение функциональных возможностей счетчика.

Поставленная цель достигается тем, что в быстродействующий счетчик на элементах

И вЂ” НЕ, каждый разряд которого выполнен на основе D-триггера, который содержит триггер памяти и два коммутационных триг- 20 гсра, причем единичный выход триггера памяти соединен с единичным входом первого коммутационного триггера, у которого нулевой выход соединен с единичным входом триггера памяти, а единичный выход — с единичным входом второго коммутационного триггера, нулевой выход которого соединен с нулевым входом триггера памяти и нулевым входом первого коммутационного триггера, единичный выход второго коммутационного триггера каждого разряда соединен с нулевым и единичным входом первого коммутационного триггера последующего старшего разряда, введены элементы И вЂ” НЕ, первый вход первого из которых подключен к единичному выходу второго коммутационного триггера первого разряда, второй вход — к единичному выходу триггера памяти третьего разряда, третий вход — к единичному вь|ходу триггера памяти четвертого разряда, а выход— к нулевому входу второго коммутационного триггера первого разряда, к единичному входу второго коммутационного триггера третьего разряда и к первому входу второго элемента И вЂ” НЕ, второй вход которого соединен с нулевым выходом первого коммутационного триггера четвертого разряда, при этом нулевой выход второго коммутационного триггера четвертого разряда подключен к нулевому входу второго коммутационного триггера первого разряда.

На чертеже представлена структурная электрическая схема быстродействующего счетчика.

Счетчик содержит элементы И вЂ” НЕ 1 — 4, попарно образующие первый и второй коммутационные триггеры первого разряда, элементы И вЂ” НЕ 5, 6, попарно образующие триггер памяти этого разряда, элементы

677107

И вЂ” НЕ 7 — 10, образующие аналогично коммутационные триггеры, элементы И вЂ” НЕ

ll, 12, образующие триггер памяти второго разряда, элементы И вЂ” НЕ 18 — 18, образующие триггеры третьего разряда, элементы

И вЂ” НЕ 19 — 24, образующие триггеры четвертого разряда, первый элемент И вЂ” НЕ

25, второй элемент И вЂ” НЕ 2б, шину 27 тактирующего сигнала, выходную шину 28 устройства.

Счетчик работает следующим образом.

В исходном состоянии триггеры памяти первых двух разрядов находятся в единичном состоянии, триггеры памяти третьего и четвертого разрядов в нулевом состоянии. 15

Под действием тактирующего сигнала в счетчике осуществляется обычный пересчет поступающих импульсов в двоичном коде. При этом осуществляется следующая последовательность смены состояний триг- -0 геров памяти:

0 00!1 6 1001

1 ))10 ) 7 1010

2 01!)1 8 )011 25

3 О!10 9 1100

4 О!11 10 1101

5 1000 11 0011

Видно, что с приходом пятого по счету тактирующего сигнала на выходе элемента 30

И вЂ” НЕ 21 появляется сигнал, равный логическому нулю, который устанавливает триггер памяти четвертого разряда в единичное состояние и который через элемент

И вЂ” НЕ 2б поступает на выходную шину 28 З5 устройства. Далее осуществляется обычный пересчет поступающих импульсов и с приходом десятого импульса в счетчике устанавливается код 1101.

После окончания действия десятого импульса на выходе элемента И вЂ” НЕ 1 появляется сигнал, равный логической единице, следовательно открывается элемент И—

НЕ 25 и íà его выходе появляется сигнал, 45 равный логическому нулю, который через элемент И вЂ” НЕ 2б поступает на выходную шину 28 устройства. Одновременно сигнал, равный логическому нулю, с выхода элемента И вЂ” НЕ 25 поступает на входы эле- 50 ментов И вЂ” НЕ 2 и И, при этом на выходе элемента И вЂ” НЕ 18 появляется сигнал, равный логической единице.

С приходом одиннадцатого по счету тактирующего импульса открываются элементы И вЂ” НЕ 9, 14, 20 на выходе этих элементов появляются сигналы, равные логическому нулю, которые устанавливают триггеры памяти второго разряда в единичное состояние, а триггеры памяти третьего и четвертого разряда — в нулевое, элемент И—

НЕ 25 закрывается и прекращается формирование выходного сигнала. Триггер памяти первого разряда свое состояние не изменяет, поскольку элемент И вЂ” НЕ 2 остается закрытым сначала сигналом, равным логическому нулю с выхода элемента И вЂ” HE

5, а затем сигналом с выхода элемента

И вЂ” НЕ 20.

После окончания действия тактирующего сигнала схема возвращается в исходное состояние 0011.

Таким образом, на 11 входных импульсов схема выдает два выходных, т. е. происходит деление частоты на 5,5 причем выходные сигналы формируются через равные интервалы времени, Кроме того, счетчик позволяет осуществить деление частоты на 11. Выходным сигналом при этом будет сигнал с выхода элемента И вЂ” НЕ 21 или 25.

Формула изобретения

Быстродеиствующии счетчик по авт. св. № 444330, отличающийся тем, что, с целью расширения функциональных возможностей устройства, в него введены элементы И вЂ” НЕ, первый вход первого из которых подключен к единичному выходу второго коммутационного триггера первого разряда, второй вход к единичному выходу триггера памяти третьего разряда, третий вход — к единичному выходу триггера памяти четвертого разряда, а выход — к нулевому входу второго коммутационного триггера первого разряда, к единичному входу второго коммутационного триггера третьего разряда и к первому входу второго элемента И вЂ” НЕ, второй вход которого соединен с нулевым выходом первого коммутационного триггера четвертого разряда, при этом нулевой выход второго коммутационного триггера четвертого разряда подключен к нулевому входу второго коммутационного триггера первого разряда.

677107

Составитель Т. Афанасьева

Редактор E. Караулова Техред И. Позняковская Корректор С. Файн

Заказ 674 909 Изд. Я 443 Тираж 1059 Подписное

НПО Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

Тип. Харьк. фил. пред. «Патент»