Сумматор по модулю два

 

вс c L эк. " ",тю: .. ((""-

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт, сеид-ву— (22) Заявлено 200578 (21) 2381548/18-24

Сеееэ Севетскик

Социалистических е"еотублик

,;е,: оц 681429

G Об F 7/385 с присоединением заявки М—

Государственный комнтет

СССР но делам нэобретеннй н открытнй (23) Приоритет—

Опубликовано 250879. бюллетень Мо 31

М) - ДК 681. 327 (088. 8) Дата опубликования описания 3008.79 (72) Автор изобретения

Н. А . Линьк ов (71) Заявитель (54) СУММАТОР ПО МОДУЛЮ ДВА

Изобретение относится к вычислительной технике и может быть использовано в импульсных и логических схемах различного назначения.

Известен сумматор по модулю два, состоящий из элементов И-НЕ (1).

Наиболее близким к предлагаемому.. является сумматор по модулю два, содержащий элементы И-НЕ, И и ИЛИ, при- о чем.первьй и второй входы элементов

И-НЕ, ИЛИ подключены соответственно к первому и второму информационному входу сумматора по модулю два, выходы элементов И-HE ИЛИ вЂ” к первому и второму входу. элемента И (2), 15

Недостатком этих устройств является низкая надежность работы в услЬвиях искажения временного положения входных сигналов, что приводит к появлению ложных выходных сигналов.

Целью изобретения является повыщэиие достоверности работы сумматора по модулю два.

Это достигается тем, что сумматор по модулю два содержит дополнитель ный элемент И и два элемента задержки, причем выход элемента И-НЕ подключен к первому входу дополнительного элемента И и через первый элемент задержки к третьему входу элемента

И, выход которого через второй элемент з ад эржки подключен к второму входу дополнительного элемента И, выход которого является выходом сумматора по модулю два.

На фиг. 1 дана Функциональная схе- . ма сумматора по модулю два; на фиг.

2 — его временные диаграммы °

Он содержит элементы ИЛИ 1, И 2, И НЕ 3, элементы 4 и 5 задержки, дополнительный элемент И б.

Сумматор по модулю два работает следующим образом.

Длительность сигнала (в), поступающего с выхода элемента ИЛИ 1 на вход элемента И 2 . равна суммарной длительности информационных сигналов (а, б) .

Запрещающий сигнал (г), поступающий с выхода элемента И-НЕ 3 на вход элемента И 2, имеет длительность совпадающих частей информационных сигналов.

Благодаря задержанному сигналу (а), проходящему через элемент 4 задержки на другой запрещающий вход элемента

И 2, устраняются ложные сигналы, вызываемые рассогласованием задних фронтов информационных сигналов. Прохождение ложных сигналов, обусловленных рассогласованием передних фронтов информационных сигналов предотвра681429

Формула изобретения

9ие 1

Жив.2

Ссстанитель В. Байков

Редак тор H. Хлудова Техред C. Ми гай Корректор E. Лукач

Заказ 5086/44 Тираж 780 йодпис нсе

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5 филиал ППП Патент, г. Ужгород, ул. Проектная, 4 щается благодаря задержке сигнала (е) элементом 5 задержки.

Сумматор по модулю два, содержащий элементы И-НЕ, И, ИЛИ, причем первый и второй входы элементов И-НЕ, ИЛИ, подключены соответстненно к первому и второму информационному входу сумматора по модулю два, выходы элементов И-НЕ, ИЛИ вЂ” к первому и второму входу элемента И, о т л и ч а ю щ и и с н тем, что, с целью повышения достоверности работы сумматора по модулю два, он содержит дополнительный элемент И и два элемента задержки, причем выход элемента И-НЕ подключен к первому входу дополннтельного элемента И и через первый элемент задержки к третьему входу элемента И, выход которого через второй элемент задержки подключен к

5 второму входу дополнительного элемента И, выход которого является выходом сумматора по модулю два.

Источники информации, принятые во внимание при экспертизе

10 1. Селлерс Ф. Методы обнаружения ошибок в работе ЭЦВМ, М., Мир, 1972, с. 74, фиг. 4. 7.

2. Панернов A. A. Логические осноны цифровых машин и программирование. М., Наука, 1965, с. 106, рис. 6. 4.