Преобразователь угла поворота вала в двоичный код

 

оп иск и

ЯЯОБРЕТЕН ИЯ

Союз Советских

Социалистииеских

Республик

84577

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено 01.03.77 (21) 2456760/18-24 с присоединением заявки №вЂ” (23) Приоритет— (51) М, Кл

G 08 С 9/04

Государственный квинтет сссР пе делам нзебретеннй н еткрытнй (53) УДК 681.325 (088.8) Опубликовано 05.09.79. Бюллетень № 33

Дата опубликования описания 15.09.79 (72) Автор изобретения

Я. M. Великсон (71) Заявитель (54) ПРЕОБРАЗОВАТЕЛЬ УГЛА ПОВОРОТА ВАЛА

В ДВОИЧНЫИ КОД

Изобретение относится к области вычислительной техники и может быть применено для построения многоканального преобразователя угла поворота в двоичный код в устройстве ввода цифровой вычислительной машины.

Известен преобразователь угла поворота вала в код, содержащий кодовый датчик точного отсчета, соединенный кинематически через редуктор с кодовым датчиком грубого отсчета, подключенный ко входу формирователя, элемент И, соединенный со счетчиком, триггер и линию задержки, вход которой подключен к выходу кодового датчика точного отсчета, а выход — ко входу элемента И 11).

Недостатком указанного устройства является его сложность. Наиболее близким к данному техническим решением является преобразователь угла поворота вала в двоичный код, содержащий синусно-косинусные вращающиеся трансформаторы, подключенные ко входам коммутатора каналов, выходы которого подключены через парафазные усилители ко входам коммутатора квадрантов, один выход которого подключен ко входу первого операционного усилителя, выход которого подключен к первому входу первого преобразователя код — напряжение, первый выход которого соединен со входом первого операционного усилителя, 5 выход первого операционного усилителя соединен со входом блока сравнения, выход которого подключен к первому входу регистра управления, блок синхронизации, выход которого через последовательно соединенные

|О делитель тактовых импульсов и распределительный блок подключен ко второму входу регистра управления, выходы которого соединены с управляющими входами коммутатора квадрантов и первого преобразователя код - напряжение (2j

is Недостатком известного устройства является его сложность, обусловленная различным по структуре построением функциональных узлов.

Целью изобретения является упрощение устройства.

Поставленная цель достигается тем, что в устройстве введены второй и третий операционные усилители и второй преобразователь код- напряжение, второй выход ком684577

1о

Формула . изобретения мутатора квадрантов подключен ко входу второго операционного усилителя, выход которого соединен со входом второго преобразователя код — напряжение, первый выход которого соединен со входом второго операционного усилителя, вторые выходы первого и второго преобразователей код-напряжение соединены со входом третьего операционного усилителя, выходы второго и третьего операционных усилителей соединены со входами блока сравнения, выход регистра управления подключен к управляющему входу второго преобразователя код - напряжение.

Структурная схема линейного преобразователя показана на чертеже. Преобразователь содержит синусно-косинусные вращающиеся трансформаторы 1 (СКВТ-датчики), коммутатор каналов 2, парафазные усилители 3, 4, 5, 6, коммутатор квадрантов 7, первый операционный усилитель 8, первый и второй преобразователи код - напряжение 9, 10, второй и третий операционные усилители !1, 12, блок сравнения 13, регистр управления 14, блок синхронизации 15, делитель тактовых импульсов 16, расп редел итель ны и блок 17.

Работает преобразователь следующим образом.

От СКВТ-датчиков 1 синусно-косинусные напряжения поступают к коммутатору каналов 2, обеспечивающему по адресу включение одного из каналов к преобразователю.

Коммутатор каналов 2 соединен по синусной и косинусной цепям с парафазными усилителями 3, 4, 5, 6, < которых синусное и косинусное напряже:,ия в прямой и обратной фазе поступают к коммутатору квадрантов 7.

Поскольку поддиапазон работы преобразователя, обычно составляющий 0 — 45, в настоящей схеме равен 0 — 90, то синусное и косинусное напряжения не переключаются между выходами коммутатора квадрантов 7.

Здесь происходит только переключение фаз каждого из напряжений с помощью переключателей К>, Кр„Кз, К . В поддиапазонах

90 — 180 и 270 — 360 полученный в регистре управления 4 код и и вертируется.

Первые два такта цикла преобразования отводятся для определения фаз синусного и косинусного напряжений, остальные такты отводятся для поразрядного уравновешивания одновременно двумя преобразователями код - напряжение 9, 10. Формируемые противофазным управлением преобразователей напряжения сигналы на выходах усилителей 8, 11, !2 суммируются на блоке сравнения 13, где по мере поразрядного переключения выполняется уравновешивание напряжений. Блок синхронизации 15 включает делитель тактовых импульсов 16, от которого происходит переключение распределительного блока 17. Распределительный блок 17 вырабатывает серию тактирую1$ зо

2$ зо

3$

4$

$o щих сигналов для поразрядного уравновешивания.

Таким образом, предложенный преобразователь обеспечивает унификацию узлов, определяющую сокращение их номенклатуры и упрощение связей между ними, что наиболее эффективно при использовании интегральных схем повышенной интеграции.

Одновременно такие же узлы могут быть применены для построения преобразователя двоичного кода в угол поворота СКВТ-прием ника.

Преобразователь угла поворота вала в двоичный код, содержащий синусно-косинусные вращающиеся трансформаторы, подключенные ко входам коммутатора каналов, выходы которого подключены через парафазные усилители ко входам коммутатора квадрантов, один выход которого подключен к входу первого операционного усилителя, выход которого подключен к первому входу первого преобразователя код - напряжение, первый выход которого соединен со входом первого операционного усилителя, выход первого операционного усилителя соединен со входом блока сравнения, выход которого подключен к первому входу регистра управления, блок синхронизации, выход которого через последовательно соединенные делитель тактовых импульсов и распределительный блок подключен ко второму входу регистра управления, выходы которого соединены с управляющими входами коммутатора квадрантов и первого преобразователя код - напряжение, отличающееся тем, что, с целью упрощения устройства, введены второй и третий операционные усилители и второй преобразователь код - напряжение, второй выход коммутатора квадрантов подключен ко входу второго операционного усилителя, выход которого соединен со входом второго преобразователя код — напряжение, первый выход которого соединен со входом второго операционного усилителя, вторые выходы первого и второго преобразователей код - напряжение соединены со входом третьего операционного усилителя, выходы второго и третьего операционных усилителей соединены со входами блока сравнения, выход регистра управления подключен к управляющему входу второго преобразователя коднаиряжение.

Источники информации, принятые во внимание при экспертизе

I. Авторское свидетельство СССР № 459791, кл. G 08 С 9/00, 1973.

2. Авторское свидетельство СССР

¹ 467390, кл. G 08 С 9/04, 1973 (прототип).

684577

Редактор С. Равве

Заказ 5293/45

Составитель Г. Антонова

Техред О. Луговая Корректор Ю. Макаренко

Тираж 710 Подписное

ЦН И И П И Государственного комитета СССР по делам изобретений и открытий

113035, Москва, )К вЂ” 35, Раушская наб., д. 4/5

Филиал П ПП к Патент>, г. Ужгород, ул. Проектная, 4