Устройство цикловой синхронизации

 

,„- оюза,,-,Т110-1 з " .

Союз Советскнк

Соцналнстнческнк

Реслублнк

ОП ИГРАНИE

ИЗОБРЕТЕН ИЯ

«4

@ 684757 (61 ) Допол н и тел ьное к авт. с вид-ву— (22) Заявлено 13.06.77 (21) 249S096/18-09 с присоединением заявки М (23) Приоритет— (51)м. Кл.

Н 04 L 7/08

Гааударстевнный какнтет

СССР на делам нзобрвтвннй н втлрытнй

Опубликовано 0>.0979 Бюллетень J4 ЗЗ

Дата опубликования описания 05.09.79 (53) УДК 6» 8«.662 (088.8) (72) Авторы изобретения

И. 3. Климов, В. В. Хворенков и А. M. Чувашов (7 I ) Заявитель

Ижевский механический институт (54) УСТРОЙСТВО ЦИКЛОВОЙ СИНХРОНИЗАЦИИ

Изобретение относится к радиотехнике, может использоваться в системах передачи данных.

Известно устройство цикловой синхронизации, содержащее последовательно соединенные дешифратор, ключ и счетчик, а также решающий

5 блок, выход которого подключен к другому входу ключа {1), Однако в известном устройстве подаваемая на вход дешифратора информация под воздействием помех может быть искажена двояко:

10 либо неразрешенная комбинация трансформируется в разрешенную, либо часть признаков разрешенной комбинации стирается.

В первом случае дешифратор распознает трансформированную комбинацию, вследствие

l5 чего возможен сбой синхронизации. Во втором случае, даже при регулярном пропадании одного из признаков, устройство не может войти в сиихронизм, так как деитифратор не может разпознать принимаемую информацию.

Цель изобретения - повышение точности синхронизации.

Для этого в устройство цикловой синхронизации, содержащее последовательно соединенные дешифратор, ключ и счетчик, а также решающий блок, выход которого подключен к другому входу клюв, введены распределитель и Nнакопителей,,где N - число возможных фазовых состояний, причем выход счетчика подключен ко входу распределителя, выходы которого через соответствуюшие накопители подключены ко входам решающего блока, другой выход которого подключен ко вторым входам накопителей, третьи входы которых соединены с другим выходом деип фратора.

На чертеже приведена структурная электрическая схема предложенного устройства.

Устройство цикловой синх1юнизации содержит,дешифратор 1, распределитель 2, N накопителей 3, счетчик 4, решающий блок 5, ключ 6.

Устройство работает следующим образом.

На дешифратор 1 поступают информационные импульсы. Условия приема таковы, что возможны помехи типа вставок и стираний. Леип фратор принимает решение о приеме разрешенной комбинации по минимальному количеству признаков. Он имеет дополнительный выход, сиг/ 3 684757 нал на котором характеризует количество признаков, по которым принимается решение.

Первый же импульс с дешифратора открывает ключ 6, который разрешает прохождение импульсов тактовой частоты на счетчик 4, отсчитывающий интервал времени, равный циклу синхронизации. Распределитель 2 разбивает цикловую частоту на все возможные фазовые состояния. Импульсы одной частоты, ио разных фаз подаются на накопители 3. 10

В накопителях 3 подсчитывается число совпйдений импульсов с дешифратора 1 и импульсов цикловой частоты, причем величина накопления меняется в зависимости от значения сиг нала со второго выхода дешифратора. При плохом состоянии канала накопление нарастает.

Решающий блок 5 анализирует состояние накопителей 3. Когда содержимое одного их них достигает порогового уровня, фаза цикловой частоты заведенной на этот накопитель, принимается за истину, а остальные сбрасываются сигналом с одного из выходов решающего блока 5; с другого его выхода блокируется ключ

Проверка фазы цикловой частоты происходит непрерывно в течение сеанса связи. По окончании интервала времени, равного циклу синхронизации, отклик дешифратора 1 отсутствует, ключ 6 размыкается до появления: последующих. откликов.

Использование накопителей 3 по всем возможным фазовыми хостояниям, разбиение на которые производится распределителем 2, позволяет ускорить вхождение в синхронизм, что сокращает потерю информации на нужды синхронизации.

Изменение порога накопления накопителей, в зависимости от состояния канала позволяет повысить достоверность фазы цикловой синхронизации, что дает возможность использовать устройство в каналах с большим уровнем помех, Формула изобретения

Устройство цикловой синхронизации, содержащее последовательно соединенные дешифратор, ключ и счетчик, а также решающий блок, выход которого подключен к другому входу ключа, о т л и ч а ю щ е е с я тем, что, с целью повышения точности синхронизации, 20 в него введены распределитель и N накопителей, где Й - число возможных фазовых состояний, причем выход счетчика подключен

6. ко входу распределителя, выходы которого через соответствующие накопители подключены ко входам решающего блока, другой выход которого подключен ко вторым входам накопителей, третьи входы которых соединены с другим выходом дешифратора.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР й"- 400045, Н 04 1 7/08, 1972, Редактор Б, Федотов

Тираж 775 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Заказ 5307/55

Филиал ППП "Патент", г. Ужгород, ул. Проектная. 4

Составитель А. Меньшикова

Техред М. Петко Корректор T. Скворцова