Преобразователь номера датчика в цифровой код

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Саар алистических

Рклублик

687581

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (! (61) Дополнительмое к аат. саид-ау— (22) Заявлено 040777 (21) 2505837/18-21 с лрнсоедимением заявки hL (23) Приоритет—

Опубликовано 25.09.79 бюллетень М 3

Дата опубликования описания 28.09.7

Н 03 К 13/02

Государствеииый комитет

СССР ио делам изооретеиий и открытий

УДК 621. 314.

° 26 (088.8) (72) Автор изобретения

В . Н. Сударик ов (71) Заявитель (54 ) ПРЕОБРАЗОВАТЕЛЬ НОМЕРА ДАТЧИКА

В ЦИФРОВОЙ КОД

Изобретение относится к области ядерной спектрометрии и может быть использовано в многомерных анализаторах при статистическом анализе угловых распределений, а также при из5 мерен ни инт енси в нос ти и злу чений в о многих точках пространства с помощью многих детекторов.

Известно устройство, которое со10 держит входные ключи, стробируемые внешним сигналом, регистр, выполненный на R-S триггерах, устройство исключения совпадений, кодирукщее устройство и логический блок (1) . 15

В э том устройстве сигналы на вход регистра поступают только при наличии атробирующего импульса. Благодаря этому при уменьшении длительности входного импульса можно получить высокое временное разрешение. Однако реализовать это разрешение практически оказывается невозможным вследствие того, что при уменьшении длительности стробируемого импульса уменьшается вероятность регистрации входного импульса, что приводит к увеличению числа просчетов, т.е. к снижению эффективности использования многовходового кодирующего устройства. ЗО

Недостатком устройства являются определенные требования к длительности входных импульсов, которая должна быть минимальна.для уменьшения вероятности совпадений и для исключения многократной регистрации одного и того же события, в то же время должна быть достаточно большой для уменьшения числа просчетов.

Наиболее близким к предлагаемому является устройство, содержащее блок кодирования, представляющий собой

К-координатную матрицу,в узлах которой расположены датчики, адресный регистр, вход каждого триггера которого подключен к соответствующей шине соответствующей координаты, а выход каждого триггера соединяется с одним из входов схемы ИЛИ, с одним иэ входов дифференциального дискриминатора, функция которого заключается в обеспечении 1 на выходе при появлении 1 только на одном иэ его входов и с одним из входов шифратора, исключая первый триггер, и логического блока (2) .

Одним из недостатков этого устройства является большое время резрешения, определяемое быстродействием элементов К-координатной матрицы, 687581 триггеров, регистров, схем ИЛИ, а также триггеров и схемы И логического блока (блока управления).

Другим недостатком известного устройства является требования к длительности входных импульсов, невыполнение 5 которых влечет к ошибкам преобразования.

Входные импульсы устройства снижаются с выходов дискриминаторов амплитуды, поэтому их длительность может меняться в весьма широких пределах. Для того, чтобы избежать многократного кодирования импульса с одного и того же детектора, необходимо, чтобы их длительность была меньше времени преобразования устройства.

Таким образом, для нормальной работы устройства входные импульсы должны быть преднарительно сформированы по длительности, что требует применения значительного числа формирователей (по числу нходов), которые, требуя определенного времени носстанонления, ввиду статического характера поступающей на них информации будут выдавать часть импульсов дефектной дли- 25 тельности, которые затем будут отброшены при кодировании. При этом параметры статического процесса исказятся, Таким образом, необходимость использования входных импульсов стандарт- З0 ной длительности существенно усложняет работу с устройством и снижает точность производимых с устройстном экспериментов.

Целью изобретения является повы- 35 шение быстродействия и точности преобразования, которое непосредственно выражается в уменьшении времени разрешения и снижении требований к длительности входных импульсов. 40

Это достигается тем, что в устройство, содержащее регистр, блок кодирования, шифратор, выходы которого являются выходами преобразователя, блок выделения совпадений, выход которого соединен с первым входом блока управления, первый выход которого соединен с шиной готовности информации, второй выход блока управления подключен к первому входу регистра, введен многонходовый элемент

И-НЕ, причем выход многовходового элемента И-НЕ подключен к вторым входам блока управления и регистра, выходы которого соединены с соответствующими входами многовходового элемента И-НЕ и блока кодирования, выход блока кодирования подключен к входам шифратора и блока выделения совпадений, и кроме того, регистр выполнен на D триггерах, причем R 60 вход каждого триггера соединен с его выходом и с выходом регистра, С вход триггера подключен к соответствующей информационной входной шине регистра, S входы всех триггеров объединены и 65 подключены к первой входной шине регистра, а D входы всех триггеров соединены с второй входной шиной регистра.

На чертеже представлена структурная схема предлагаемого устройства.

Сно содержит регистр 1, выполненный на D триггерах 2. Выход каждого из триггеров соединен с входом (R) установки 0 того же триггера 2, одним иэ входов многовходового элемента И-НЕ 3 и соответствующим входом блока кодирования, который предстанляет собой К-координатную матрицу 4, выходы которого соединены с входами шифратора 5 и с входами блока б выделения совпадений, выход которого соединен с одним из входов бло-ка 7 управления, к одному из входов которого подключена шина 8 сброса, первый из выходов блока управления соединен с шиной 9 готовности информации, а второй его выход соединен с входами (Я) установки в 1 триггеров регистра. Выход многовходового элемента И-НЕ соединен с вторым входом блока управления и с входами D триггеров, С входы которых соединены с входными информационными шинами

10 регистра. Выход шифратора является выходом всего устройстна.

Устройство работает следующим образом. . Перед началом работы на шину 8 поступает сигнал сброса, устанавливающий триггеры 2 в состояние 1 .

При этом на выходе многовходового элемента И-НЕ 3 устанавливается логический 0, поступающий на входы

D триггеров 2. При появлении нходного сигнала с одной из шин 10, соответствующий триггер 2 переводит в состояние 0, которое фиксируется на его входе R. На выходе многовходового элемента И-НЕ 3 при этом устанавливается логическая 1, которая поступает на входы D триггеров 2.

Если теперь входные импульсы поступят по другим шинам 10, ни один из триггеров 2 своего состояния не изменит. Если же первым входным импульсом, уже зафиксированным соответстнующим триггером 2, по той же шине

10 придет следующий импульс, срабатывающий триггер 2, несмотря на то, что на его входе установилась логическая 1, останется в состоянии 0 благодаря связи с его выхода на его вход R. Возможен также случай, когда первый пришедший по шине 10 импульс окажется настолько малой длительности, что переключения триггера 2 не произойдет. И в этом случае в схеме не произойдет ложных переключений и другие триггеры 2 регистра 1 останутся в разблокированном состоянии.

С выхода триггеров 2 регистра 1 информации через блок кодирования (К687581 координатную кодирующую матрицу 4} поступает на вход шифратора 5, формирующего код номера входа, зарегистрировавшего импульс, и на вход блока 6 выделения совпадений. Если входная информация зарегистрирована толь- 5 ко одним из триггеров 2, то на выходе блока 6 выделения совпадений образуется сигнал, поступаюший на один из входов блока 7 управления, который совместно с сигналом, поступающим с выхода многовходового элемента

И-НЕ 3 на другой вход блока 7 управления, определяет готовность устройства к выдаче кода и выдает сигнал на шину 9 готовности. При регистрации триггерами 2 регистра 1 нескольких импульсов, информации о наличии совпадений выдается блок 6 выделения совпадений и передается в блок 7 управления, который в этом случае не выдает сигнала готовности на шину 9 и устанавливает триггеры 2 регистра 1 в исходное состояние 1 .

После считывания внешним устройством кода с выхода шифратора 5 на шину

"броса 8 поступает внешний импульс, 2 по которому блок 7 управления вновь приводит триггеры 2 в исходное состояние 1 . Поскольку длительность входных импульсов может оказаться значительно больше времени регистра- 30 ции, после считывания кода внешним устройством на шине 10, код которой уже передан, сигнал может сохранится. Если теперь информация поступит по другой входной шине 10, то совпа- 35 дение этих импульсов зарегистрировано не будет, и устройство зарегистрирует только новый импульс, поскольку триггеры 2 переключатся по фронтам входных сигналов. 40

Использование предлагаемого преобразователя номера датчика в цифровой код при проведении физических экспериментов, в частности, при измерении интенсивности излучений Во мно- 4 гих точках пространства с помощью многих детекторов, позволяет в сравнении с известным устройством работать с импульсами любой длительности, уменьшив тем самым искажения статистических параметров исследуемого процесса и уменьшив стоимость измерений, поскольку для разрабатываемых в настоящее время устройств кодирования, имеющих 32-128 входов, потребовалось бы такое же количество формирователей.

Кроме того, поедлагаемое устройство имеет существенно меньшее разрешающее время по сравнению с устройством, выбранным за прототип„ Так, например, е"ли признать, что кодируааая матрица и триггеры регистра содержат по два последовательно включенных логических элемента, разрешающее время ycòройства, выбранного за прототип,- составляет Тр — 12 tn, где tn — время переключения одного логического элемента, тогда для предлагаемого устройства Тр †. Зтп.

Четырехкратное уменьшение времени разрешения позволяет существенно повысить суммарную входную загрузку, что в конечном итоге приведет к уменьшению общего числа устройств кодирования, требующихся для проведения эксперимента °

Формула изобретения

1. Преобразователь номера датчика в цифровой код, содержащий регистр, блок кодирования, шифратор, выходы которого являются выходами преобразователя, блок выделения совпадений, выход которого соединен с первым входом блока управления, первый выход которого соединен с шиной готовности информации, второй выход блока управления подключен к первому входу регистра, отличающийся тем, что,.с целью повышения быстродействия и точности преобразования, в него введен многовходовый элемент

И-НЕ, причем выход многовходового элемента И-НЕ подключен к вторым входам блока управления и регистра, выходы которого соединены с соответствующими входами многовходового элемента И-НЕ и блока кодирования, выход блока кодирования подключен к входам шифратора и блока выделения совпадений.

2. Преобразователь по и. 1, о т л и ч а ю ш и и с я тем, что регистр выполнен на D-триггерах, причем

R вход каждого триггера соединен с его выходом и с выходом регистра, С вход триггера подключен к соответствующей информационной входной шине регистра, S входы всех триггеров объединены и подключены к первой входной шине регистра, а D входы всех триггеров соединены с второй входной шиной регистра °

Источники информации, принятые во внимание при экспертизе

1. Басиладзе С.Г., Гузик 3. Предприят. ОИЯИ, Р13-7492 Дубна, 1973.

2. Авторское свидетельство СССР

Р 433632, кл. Н 03 К 13/02, 1972 (прототип}.

687581

Тираж 1060 Подписное

ЦНИИПИ Государственного комитета СССР по делам иэобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

Закаэ 5744/52,Филиал ППП Патент, r. Ужгород, ул. Проектная, 4

Составитель Л. Плетнева

Редактор Н. Хлудова Техред С.Мигай Корректор М. Селехман