Программируемый делитель частоты

 

ы. те"-"

1 б,л мг E;, ;, t-. Ф.

Союз Советских

Соцкапистнческнх

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ н,696611 (6l ) Дополнительное к авт. свид-ву ¹ 621099 (22) Заявлено 19.05.77 (21)2487914/1 8-21 с присоединением заявки Ре (23) Приоритет

Опубликовано 05.11.79. Бюллетень М 41

Дата опубликования описания 08 11 -,g (51}М. Кл.

Н 03 К 23/02

Государственный квквтет

СССР во делам взооретеавв к втлрктвй (53) УДК 621.374..44(088,8) B. П. Казаков, О. Ф. Комиссарова и И. М. Привалов (72) Авторы изобретения (71) Заявитель (54) ПРОГРАММИРУЕМЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ

Изобретение относится к импульсноитехнике.

Б основном авторском свидетельстве

¹ 621099 описан программируемый делитель частоты, содержащий Й каскадов, каждый из которых содержит управляемый делитель частоты, блок автономной установки делителя частоть4 два двухвходовых логических элемента И, выход одного из которых соединен со входом управляемого делителя частоты последующего каскада (1).

Недостатком данного делителя частоты является недостаточное быстродействие.

Целью изобретения является повышение быстродействия.

Поставленная цель достигается тем, что в делитель частоты, содержащий N каскадов, каждый из которых содержит управляемый делитель частоты, блок автономной установки делителя частоты, два двухвходовых логических элемента

И, выход одного из которых соединен со входом управляемого делителя частоты последующего каскада, в каждый каскад введен трехвходовый логический элемент

И, первый вход которого соединен с до5 полнительным выходом управляемого делителя частоты, второй вход соединен с первым выходом блока автономной установки делителя частоты данного квскада, второй вход которого соединен с выходом упомянутого трехвходового логического элемента И, а третий вход упомянутого трехвходового логического элемента подключен ко второму выходу блока автономной установки делителя частоты последующей ячейкие

Структурная электрическая схема делителя частоты приведена на чертеже.

Делитель частоты содержит N идентичных каскадов 1 — 6, состоящих на уп20 равляемых делителей частоты 7 - 12, блоков автономной установки делителей частоты 13 - 18, двухвходовых логических элементов И 19 - 30 и трехвходовых логических элементов И 31 — 36.

696611 Входной сигнал подан на входную шину 37. На шины 38 - 43 поданы сигналы управления. Выходной сигнал снимается с выхода 44.

Принцип работы делителя заключается 5 в следующем.

Программируемый делитель частоты работает следующим образом.

Пусть требуется коэффициент деления N ..

Для этого в делитель, максимальная емкость которого равна и1, необходимо записать число 2,,,равное и1t" N ..

Тогда с поступлением на вход д импульсов произойдет заполнение делителя, цикл деления завершится и на выходе сформируется выходной импульс.

Пусть N. = ц и al В4 +... g W " +-...

2 1 . °,+а rn" " и

I где с1, =о 4,д тогда Z =(щ-с1„2 и +(И -4- >и г

".+ +((ww- 4-с4 „1 и т. е. в первый каскад необходимо записать число, являющееся дополнением до п, а в остальные — числа, являющиеся

25 дополнениями до ги -1. Например, для случая декадных делителей, т. е„ когда

1п =10, необходимо получить М = 253.

В этом случае требуется три каскада, максимальная емкость равна 1 0 = l 000, а и = 1000-253 = 7.47, г. е. в первый

30 каскад необходимо предварительно записать .7, во второй — 4, в третий — 7.

Динамика работы Рассматривается на примере работы первого каскада делителя для случая, когда N в младшем

35 разряде содержит единицу (наиболее сложный случай). Тактирующим фронтом для триггеров (не показаны) делителей является отрицательный фронт тактового им40 пульса, а для блоков 13 - 18 передний, что соответствует практике.

Рассмотрим состояние целителя перед приходом (Й - 1) импульса в цикле де2о ления. На выходе делителя 7 - 0, так

45 как он находится в состоянии 8". На другом его выходе - 1", поскольку с приходом (Ц- 2) импульса последний ло триггер (не показан) управляемого целителя 7 переходит в состояние 1 ". Ha

50 выходе блока 14 -"1, поскольку в следующих каскадах импульс установки сформировался и продолжается. На инверсном .выходе блока 1 4 .- "1, которая присутствует постоянно, исключая время, равное 55 длительности установки первого каскада.

На прямом выходе блока 13 - 0 .

С поступлением отрицательно(о тактирующего фронта импульса этот делитель переходит в состояние 9 и на его выходе появляется 1", которая вызывает совпадение в логическом элементе И 31, в результате через время задержки включения делителя и логического элемента

И 31 на Д-входе блока 13 автономной установки появляется 1" и он готов к переключению, которое происходит с поступлением на его тактовый вход переднего фронта тактового импульса. В результате срабатывания данного блока 1 3 на его выходах через соответствующее время задержки появятся соответственнэ сигналы "1" и "0 . Первый является импульсом установки управляемого делителя первого каскада и через логический элемент И 19 в соответствии с управляющим сигналом на шине 38 прикладывается к установочным входам делителя

7 и устанавливает его в необходимое для формирования требуемого коэффициента деления состояние.

Появление на инверсном выходе блока 13 0" вызывает окончание импульса на выходе логического элемента И 31 и появление на информационном входе блока l 3 автономной устан овк и "0 .

Кроме того, это вызывает появление отрицательного перепада на выходе логического элемента И 20, т. е. формируется последний в цикле деления тактирующий перепад на входе втооого каскада.

Отрицательный фронт тактирующего фронта не вызывает изменений в состоянии первого каскада, поскольку он накрыт" импульсом установки исходного состояния управляемого делителя.

С появлением переднего фронта первого импульса в цикле деления блок 13 переключается, переводя сигнал на выходах в противоположное состояние. На этом оканчивается импульс установки управляемого делителя первого каскада, на выходе логического элемента И 20 формируется передний фронт первого тактирующего импульса для второго каскада и, следовательно, оканчивается импульс установки на втором каскаде, снимая единичный сигнал со входа логического элемента И 31.

Отрицательный фронт первого тактирующего импульса переведет делитель первого каскада в нулевое состояние (0OOO), в результате на выходе делителя 7 появится 0, который лередаетс» логическим элементом И 20 HA вход второго каскада. Это будет первый твкти5 6 с ->6 руюший фронт на входе второго каскада, к приему которого он готов, так как импульс его установки окончился с передним фронтом первого импульса.

Следует отметить, что как первый, так и второй каскады не реагируют на отрицательный фронт последнег.о тактирующего импульса, поскольку он "накрыт" соответствующими импульсами установки этих каскадов. Это позволяет использовать последующие каскады с значительно меньшим быстродействием (практически на порядок), чем первый.

Быстродействие первого каскада а, следовательно, и всего программируемого делителя ограничено двумя факторами:

1) задержкой установления 1 на выходе логического элемента И 31;

2) задержкой окончания импульса установки на выходе логического элемента

И 19.

В перном случае для нормальной работы делителя передний фронт тактового импульса должен появиться только после установления "1" на информационном

25 входе блока 13. В противном случае не произойдет формирования импульса установки. Во втором случае отрицательный тактирующий фронт первого импульса цикзо ла должен приходить на вход не раньше окончания импульса установки, поскольку в противном случае делитель на него не отреагирует и произойдет сбой.

11 6

Таким образом, максимальная временная задержка формирования единичного сигнала на выходе логического элемента

И 31 или окончания импульса установки первого каскада определяет быстродейст вие программируемого делителя.

Формула изобретения

Программируемый делитель частоты по авторскому свидетельству % 621099, отличающийся тем,что,с целью повышения быстродействия, в каждый каскад введен трехвходовый логический элемент И, первый вход которого сое« динен с дополнительным выходом управляемого делителя частоты, второй вход соединен с первым выходом блока автономной установки делителя частоты Йанного каскада, второй вход которого соединен с выходом упомянутого трехвходо вого логического элемента И, а третий вход упомянутого трехвходового логического элемента подключен ко второму выходу блока автономной установки делителя частоты последуюшей ячейки.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

N 621099, кл. Н 03 К 23/00, 4.02.64.

Составитель А. Артюх

Рецактор Н. Веселкина ТехредЛ. АлфероваКоррект Г. На„ р „

Заказ 6791/57 Тираж 1 060 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35,,Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород. ул. Проектная, 4