Реверсивный счетчик

 

ОЛИ

ИЗОБРЕТЕНИЯ

Союз Советск их

Соцмалксткческни

Республик ((и708516

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву % 516196 (22) Заявлено 06.04.77 (21) 2470659/18-23(5l )M. Кл.

Н 03 К 23/24 с присоединением заявки М

Веудерстеепеб квинтет

СССР ае дяяям нзебретеник к втерьпкя (23) Приоритет

Опубликоваио05.01.80. Бюллетень 1(1в 1

Дата опубликования описания 07.01.80

{53) УДК 621.374. .3 2(088.8 ) (72) Авторы изобретения

И. М. Лазер, Г. С. Брайловский(, и Ю. С. Крылов (71) Заявитель (54) РЕВЕРСИВНЫЙ СЧЕТЧИК

Предложение относится к области построения устройств вычислительной техники и дискретной автоматики на потенциальных логических элементах преимущественно в микроэлектронном ис . полнении.

Известен реверсивный счетчик, кажда гй разряд которого, кроме первого, содержит триггер памяти на двух элементах И-НЕ

16 и два коммутационных триггера, каждый из которых содержит один элемент И-НЕ в единичном плече и два элемента И-HE в нулевом плече, причем выходы нулевого плеча первого коммутационного триг15 гера соединены с единичными входами триггера памяти, выходы нулевого плеча второго коммутапионного триггера соединены с нулевыми входами триггера памяти, выход единичного плеча первого коммутапионного триггера соединен с единичным входом второго коммутационного триггера, выходы первого и второго элементов И-НЕ нулевого плеча втокоммутационного триггера соедин йы с входами соответственно первого и второго элементов И-НЕ нулевого плеча первого коммутационного триггера,. дополнительные входы первых элементов

И-HE нулевых плеч коммутационных триггеров соединены с единичным выходом триггера памяти предыдущего разряда, управляющие входы первых элементов И HE нулевых плеч коммутационных триггеров соединены с шиной вычитания, дополнительные входы вторых элементов И-HE нулевых плеч коммутационных триггеров соединены с нулевым выходом триггера памяти предыдущего разряда, а управляющие входы этих логических элементов соединены с шиной сложения, дополнительный вход единичного плеча первого коммутационного триггера соедгнген с е(ц(ничным выходом триггера памяти данного разряда, первый разряд реверсивного счетчика содержит счетный триггер, вход которого соединен с входом реверсивного счетчика (1), первого вспомогательного элемента

И HE соединен с дополнительным входом единичного плеча первого коммутационного триггера данного разряда, выход второго вспомогательного элемента

И-НЕ соединен с дополнительными входами единичного плеча второго коммутационного триггера и нулевых плеч первого коммутационного триггера того же раз ряда, первые входы первого и второго вспомогательных элементов И-НЕ данного разряда соединены соответственно с нулевым и единичным выходами триггера памяти данного разряда, а вторые входы всех вспомогательных элементов И-HE соединены с управляющей шиной.

Структурная схема реверсивггого счетчика показана на чертеже. Реверсивный счетчик, каждый разряд 1 которого, кроме первого 2, содержит триггер 3 ггамяти на двух элементах 4 и 5 И-HE и два коммутационных триггера 6 и 7, кажщгй из которых содержит один элемент соответственно 8 и 9 И-HE в единичном плече и два элемента 10, 11 и «2, 13

И-HE в нулевом плече, причем выходы нулевого плеча первого коммутационного триггера 6 соединены с единичными входами триггера 3 памяти, выходу,r нулевого плеча второго коммутационного триггера 7 соединены с нулевыми входами триггера 3 памяти, выход единичного иле ча первого коммутационного триггера

6 соединен с единичным входом второго коммутационного триггера 7, выходы первого 12 и второго 13 элементов

И-HE нулевого плеча второго коммутационного триггера 7 соединены с входами соответственно первого 10 и второго

11 элементов И-HE нулевого плеча первого коммутационного триггера 6, дополнительные входьt первых элементов

И-НЕ 10 и 12 нулевьгх плеч коммутационных триггеров 6 и 7 соединены с единичным выходом триггера 3 памяти предьгду11гего разряда, управляющие входы первых элементов 10 и 12 И-HE нулевых плеч коммутагшонных триггг20

3 7OR5

Недостатком и:ги.стцог-о реверсивного счетчика является относительно низкая достоверность функционировани я, т.к. при реверсе счетчика возможны сбои.

Пелью изобретения является повышение достоверности функционирования. Это достигается тем, что в известный реверсивный счетчик, в каждый разряд, кроме первого, дополнительно введегп1 два вспомогательных элемента И-НЕ, выход

16 ) ров 6 и 7 соединены с шиной 14 вычитания, дополнительные входы вторых элементов 11 и 13 И-HE нулевых плеч коммутациогпгьгх триггеров 6 и 7 соединены с нулевым выходом триггера 3 памяти предыдущего разряда, а уггравляю-" щие входы этих логических элементов соедигген1.1 с шиной 15 сложения, дополнительный вход единичного плеча первого коммутационного триггера 6 соединен с единичным выходом триггера 3 памяти данного разряда, первый разряд

2 реверсивного счетчика содержит счетный триггер, вход которого соединен с входом 1 6 реверсивного счетчика, выход первого вспомогательного элемента

17 И-НЕ каждого разряда соединен с дополнительным входом единичного плеча первого коммутационного триггера 6 данного разряда, выход второго вспомогательного элемента 18 И-HE соединен с дополнительными входами. единичного плеча второго коммутационного триггера

7 и пулевых плеч первого коммутационного триггера 6 того же разряда, первые входы первого и второго вспомогательных элементов 17 и 18 И-НЕ данного разряда соединены соответственно с нулевым и единичным выходами триггера

3 памяти данного разряда, а вторые входы всех вспомогательных элементов

И HE соединены с управляющей шиной

19

Реворсивный1 счетчик работает следующим образом. Из исходного нулевого состояния два первых разряда счетчика переключаются под воздействием импульсов, поступающих на вход 16, Пусть переход от режима сложения к режиму вычитания должен произойти после того, как первые два разряда достигли состояния 1 1, которое является наиболее неблагоприятным с точки зрепия возможности возникновения сбоя. В момент; предшествующий изменению сигна.ц в„ по шипам 14 и 15 на управляющую шину 19 поступает логическая единица.

Поскольку второй разряд находится в единичном состоянии, то :: гический ноль появится только на выходе вспомогательного элемента 17. Этот логический ноль вызовет появление логической единищя на иьгходе элемента 8 первого ко."ммутациопного триггера 6 и затем логи1еского нуля на выходе элемента 9 второго коммутационного триггера 7. При изменении сигналов на шинах 14 и 15, на вггходе элемента 10 первого ко .лмута5 7085 цнонно о триггера 6 появляется логичес. кий ноль, который подтверждает состояние логической еди иш.t во втором разряде. Таким обра юм, появление логической единиш,t на счетном входе второго

5 разряда при смене направления счета фактически не было им воспринято, поскольку вспомогательный логический элемент 16 перевел коммутационные триггеры второго разряда в такое состояние, которое соответствует записи в этот разряд логической единицы, уже записанной rrо предыдущему счетному импульсу.

Действие импульса по управляющей шине 19 заканчивается.,вследствие чего 1 выключается э цемент 17. При поступлении на вход 16 о ередного четвертого импуль са, он закономерно вычи таетс я из "исла 1.1, записанйого в счетчике, а результат 01, остающийся в с етчике, 2о соответствует заданному алгоритму работы счетчика. Иными словами, при изменении направления счета счетчика сбоя не будет.

Аналогичные процессы протекают в 25 счетчике при переходе от режима вычитание к режим) с.1ожение

Таклк образом, предложенный реверсиып.:й с летчик позво,яет расширить функционалыц,|о возможности и обеспе- 30 чить правя:.ьлое функциопировмле его гни и=-менениях напр:.в;..ния счета из лю(ых исходных состояний„

16 б

Формула изобретения

Реверснвный счетчик по авторскому свидетельству СССР К. 516196, о т—

",è÷àþèèйс я тем,что,с целью повышения достоверности функционирования в каждый разряд которого, кроме первого, дополнительно введены два вспомогательных элемента И-НЕ, выход первого вспомогательного элемента И-НЕ соединен с дополнительным входом едияичного плеча первого коммутационного триггера данного разряда, выход второго вспомогательного элемента И-НЕ соединен с дополнительнымн входами единичного плеча второго коммутационного триггера и нулевых .плеч первого коммутационного триггера того же разряда, первые входы первого и второго вспомогательных элементов И-HE данного разряда соединены состветственно с нулевым и едлничным выходами триггера памяти данного разряда, а вторые входы всех вспомогательных элементов И-HF. соединены с управляющей шиной.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетел :ство С:.ССР . А 516196, кл,. Н 03 V. 23/2 1, прототип) „

П1П1! П 1 к э 8514/53 Тираж 9gR По лисгое

Фил мл 1П!П ">äòåíò", г, Ужг.",род„ул, Проектная, 4