Резервированное запоминающее устройство

 

ОП ИС

ИЗОБРЕТЕНИЯ

Союз Советскии

Социалистических

Республик

71О076

Ж

jJ

p gi, сФ.К АВТОРСКОМУ СВИДЕТЕПЬСТВУ (61) Дополнительное к авт. свнд-ву (22) Заявлено 17.03.77 (21) 24б25б1/18-24 (Б1}М. Кл.

6 11 С 17/00 с присоединением заявки .%

Гасударственный иекитет (23) Приоритет

СССР

/ аа лелем нзееретений и етнрытий

Опубликовано 15.01.80. Бимлетень ¹ 2

Дата опубликования описания 25,01,80 (5З)" Д б28.327. .б (088.8) (72) Авторы изобретении

А. Д. Мих и Р. B. Гнитько (7l) Заявитель (54) РЕЗЕРВИРОВАИНОЕ ЗАПОМИНМВЩЕЕ УСТРОЙСТВО

Изобретение относится к области вычислительной техники и может быть использовано в вычислительных системах, работа|оших в реальном масштабе времени, с повышенными требованиями к ресурсу.

Известно резервированное запоминающее устройство (ЗУ), содержащее однократную избыточность (дублирование), контроль работоспособности которого осуществляется методом сравнения выходной информации, а обнаружен- 0 ная неисправность локализуется с помощью поочередной тестовой проверки каждого ЗУ.

Время восстановления неисправности в таком устройстве слагается из двух составляющих. времени локализации неисправности и времени замещения неисправного модуля исправным. Причем как локализация исправности, так и замещение неисправного модуля связаны с прерыванием вычислительного процесса по основной проЮ грамме, что является существенным недостатком данного устройства при использовании в системах, работающих в реальном масштабе времени (13.

Однако такое устройство содержит больигое количество избыточного оборудования в наглу. женном резерве.

Наиболее близким к изобретению является устройство, содержащее по крайней мере не менее двух ЗУ, выходы с которых подаются на общий компаратор. До тех пор, пока на компаратор поступают идентичные выходные сиг налы от всех ЗУ, система функционирует нормально, формируя общий выходной сигнал, подаваемый к центральному процессору. Когла обнаруживается, что выходные сигналы с о дельных ЗУ отличаются друг от друга, то система переключается в режим анализа неисправности. После локализации неисправность индицируется. Система может продолжить работу, используя другое неповрежденное ЗУ, либо после восстановления отказавшего ЗУ снова перейтп в режим работы с двумя ЗУ (2).

Таким образом, в прототипе, как и аналоге, локализацию неисправности проводят программными средствами. зто приводит к значительным затратам непроизводительного времени, что является существенным недостатком для систем, 10076 4 которая "замораживает" информацию на всех регистрах ЦВМ посредством блокирования импульсов синхронизации на время ввода в работу резервного блока 3, Через время, равное времени переходных процессов и выборки информационного слова, останов снимается и

ЦВМ продолжает работу. Блок контроля 7 определяет неисправный блок. Если сигнал пришел только с компаратора 5, делается вывод

1о о неисправности, блока 1, если — с компаратором 5 и 6, неисправным считается блок 2. В случае обнаружения отказа в блоке последний заменяется новым. Во время замены блока устройство продолжает- функционировать, после чего система переходит в первоначальное состояние.

Таким-образом, в ЗУ локализация неисправности происходит во время работы ЦВМ по основной программе, а прерывание вычислительр0 ного процесса происходит только на время подключения резервного блока, что позволяет сократить время прерывания основной программы на величину, равную времени локализации неисправности.

Резервированное запоминающее устройство, содержащее блоки памяти, выходы одних из

3о которых подключены к входам компаратора, выход которого подключен к блоку контроля и через ключ к одному иэ блоков памяти, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, оно содержит дополнительный компаратор, блок регенерации и мажоритарный элемент, подключенный к блокам памяти и компараторам, выходы одного из которых подключены к блоку контроля, а другого — к блоку регенерации, входы кото40 рого соединены с входами соответствующих блоков памяти, при этом выходы блока регенерации соединены с входами соответствующего блока памяти, Источники информации, 45 принятые во внимание при экспертизе

1. Патент США N 3517171, кл. 235 — 153, 03.10.67, 2. Патент США И 3544777, кл. 235 — 153, 06.11.67 (прототип) .

3 7 работающих в реальном масштабе времени, где длительное прерывание вычислительного процесса недопустимо.

Целью изобретения является повышение на дежности устройства.

Это достигается тем, что в ЗУ, содержащее блоки памяти, выходы одних из которых подключены к входам компаратора, выходом подключенного к блоку контроля и через ключ к одному из блоков памяти, введены дополни тельный компаратор, блок регенерации и мажоритарный элемент, подключенный к блокам памяти и компараторам, выходы одного из кото рых п0дключены к блоку-кантралй, à щи гого — к блоку регенерации, при этом входы последнего соединены с входами соответствующих блоков памяти, а выходы — с входами соответствующего блока памяти.

На чертеже представлена блок-схема резервированного ЗУ.

ЗУ содержит активные блоки памяти 1, 2 и один блок памяти 3 в ненагруженном резерве, соединенный с источником питания через ключ 4, компаратор 5, служащий для сравнения выходной информации блоков памяти 1 и 2, компаратор 6, сравнивающий выходную информацию блоков 2 и 3, причем выходы компараторов подключены к входам блока контроля 7, блок регенерации 8, дополнительный выход 9 к шине "Останов", адресную шину 10 шину обращения 11, мажоритарный элемент 12.

Устройство работает следующим образом.

3 исходном состоянии блоки 1, 2, 3 исправны, ключ питания 4 находится в разомкнутом состоянии, блоки 1 и 2 активно функционируют, обрабатывая одну и ту же информацию, поступающую на их входы по адресной шине 10 и шине обращения 11. Информацич на выходе мажоритарного элемента 12 совпадает с инфор мацией, имеющейся на выходах двух активных блоков.

При несоответствии выходной информации блока 1 и блока 2 компаратор 5 вырабатывает сигнал, по которому срабатывают ключ питания 4, подключая питание к блоку 3, и блок регенерации 8, который возобновляет на входе модуля 3 информацию, поступающую на входы блоков 1 и 2. Одновременно этот сигнал с выхода 9 поступает на схему останова ЦВМ, Формула изобретения

710076 Тираж 662 Подписное

БНИИПИ Государственного комитета СССР по делам изобретений н открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Заказ 8769/5!

Филиал ППП "Патент *, г. Ужгород, ул. Проектная, 4

Составитель Л. Амусьева

Редактор Т. Юрчикова Техред З.Фанта Корректор 8. Синицкая