Постоянное запоминающее устройство

 

OllHCAHNIE

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советсини

СоЦналнстнческни

Респубпнк

«ii 705521

Г т (6!) Дополнительное к авт, свид-ву— (22) Заявлено 14,06.77 (21) 2496920/18-24 е присоединением заявки №вЂ” (23) Приоритет— (51) М Кл

G 11 С 17/О.

Гнеудврстенннвй инмнтнт

СССР нн делан изобретений н атирытий

Опубликовано 25.12.79. Бюллетень №47 (53) УДК 681.327.,6 (088.8) Дата опубликования описаний 26.12.79 (72) Авторы изобретения

E. П, Балашов, А. Ю. Гельман, О. Г. Кокаев, и В. В. Спиридонов (7I) 3

3аявитель Ленинградский ордена Ленина электротехнический институт имени В. И. Ульянова (Ленина) (54) ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ

УСТРОЙСТВО

Изобретение относится к области вычислительной техники, в частности, к запоминающим устройствам ЭВМ.

Известно запоминающее устройство, содержащее блок запоминания, регистр числа, регистр адреса, дешифратор адреса сообщения, постоянный запоминающий блок, счетчик приоритетов, элементы ИЛИ, дешиф. ратор конца сообщений, блок управления, блок распределения ячеек запоминающего блока, регистры обмена, дешифратор числа страниц, счетчик страниц, преобразователь, реверсивный счетчик, причем выходы счетчика страниц подключены к дешифратору числа страниц, выходы которого подсоединены ко входу блока управления .111.

Наиболее близким техническим решени ем к данному изобретению является постоян. ное запоминающее устройство (ПЗУ), содержащее накопитель, подключенный .к выходам дешифратора адреса, входы которого связаны с выходами регистра адреса, выходы накопителя подключены ко входам выходного регистра 12).

Недостатком известного устройства является невозможность выполнения с его

2 помощью режима приоритетного управления иерархией памяти, осуществляемого в соответствии с выбранным алгоритмом удаления страниц.

Целью предлагаемого изобретения является расширение функциональных возможностей устройства путем реализации режима приоритетного управления.

Для этого устройство содержит второй регистр адреса, второй дешифратор адреса, второй и третий выходные регистры, элементе ты И и ИЛИ, при этом выходы второго регистра адреса соединены с соответствующими входами второго дешифратора адреса, первые входы элементов И вЂ” с соответствующими выходами первого выходного регистра, а вторые входы — с соответствующими выхо.дами второго дешифратора адреса, а выходы с соответствующими входами элементов

ИЛИ, выходы которых соединены со входами второго выходного регистра, а выходы второго выходного регистра соединены со вхо дами первого регистра адреса, входы тре тьего выходного регис1ра соединены с дру гимн выходами накопителя.

На чертеже приведена схема предлага мого постоянного за номи накпцего устрой ства.

705521

Устройство содержит накопитель 1 с числовыми линейками 2, первый регистр 3 адреса, шину 4 установки первого регистра 3 адреса в исходное состояние, первый дешифратор 5 адреса, первый выходной регистр 6, третий выходной регистр 7, выходные шины

8 управления, второй входной регистр 9, входные шины 10, второй дешифратор 11 адреса, элементы И 12; элементы ИЛИ 13, второй выходной регистр 14.

Соответствующие выходы накопителя 1, подключены ко входам третьего выходного регистра 7 номера удаляемой страницы, выходы которого подключены к выходным шинам 8 управления, выходы первого выходного регистра 6 подсоединены к первым входам элементов И 12, вторые входы которых связаны с выходами второго дешифратора 11 адреса, входы которого соединены с выходами второго регистра 9 со входами

10, выходы элементов И 12 подключены ко входам элементов ИЛИ 13, выходы которых связаны со входами второго выходного регистра 14, à его вйходы подключены ко входам первого регистра 3 адреса.

Устройство работает следующим образом, Каждой числовой линейке 2 накопителя .I ставится в соответствие список физических страниц имеющихся в БЗУ, упорядоченных в соответствии с принятой стратегией определения удаляемой страницы, называемой в дальнейшем состоянием (всего таких состояний может быть и!, где и — число страниц в БЗУ). Сама же числовая линейка 2 содержит слово-описатель этого состояния, состоящее из номера удаляемой страницы, соответствующей этому состоянию и адресов новых слов-описателей, которые описывают все возможные состояния БЗУ при поступлении запросов от процессора. Количество адресов в слове-описателе состояния равно и, при этом i-ый адрес слова-описателя показывает адрес того состояния, в которое переходит текущее состояние.при поступлении запроса на информацию, находящуюся в i-й странице. Результатом действйя режима приоритетного управления иерархией должен явиться номер страницы, которую в случае необходимости нужно было бы удалить. Работа по его получению совершается за два шага. Рассмотрим ее для момента времени t + l.

На первом шаге совершаются действия по получению состояния, в котором БЗУ будет находиться в. момент времени t + 1, для чего в момент времени t происходит считывание адреса, находящегося на втором выходном регистре 14 на первый регистр 3 адреса, который через первый дешифратор 5 адреса определяет числовую линейку 2, содержащую слово-описатель определяемого состояния. Это слово-описатель состояния считывается (по соответствующему сигналу управления, который не показан на чертеже) на первый выходной регистр 6 и третий выходной регистр 7 номера удаляемой страницы. В результате этого шага номер удаляемой страницы поступает на выходные шины 8 управления, На втором шаге в момент времени t+ 1 происходит подготовка к следующему циклу работы приоритетного механизма в момент времени t + 2.

Для этого логический номер страницы, требуемой процессором, отображается в номер

1в физической страницы БЗУ. По полученному физическому номеру страницы происходит переход к новому состоянию путем получения адреса нового слова-описателя состояния, для чего номер физической страницы по55 ступает на входы 10 второго регистра 9 адреса, через второй дешифратор 11 адреса номера страницы выдаются управляющие сигналы на те элементы И 12, которые со= ответствуют выбору адреса слова-описателя состояния, в которое происходит переход

2В по номеру страницы, поступающей на второй регистр 9 адреса. Выбранный адрес слова-описателя состояния через элементы

ИЛИ !3 поступает на второй выходной регистр 14.

Поясним действие приоритетного алгоритма управления иерархией на примере, где и = 3. Обозначим страницы БЗУ номерами 1, 2, 3. В каждый момент времени t список из этих трех страниц, упорядочен ных в соответствии с алгоритмом выбора удаляемой страницы показывает текущее

25 зв состояние БЗУ (всего может быть п! состояний). Так как в соответствии с алгоритмом НДИ каждый раз удаляется страница, к которой обращались наиболее давно, на первом месте в списке страниц соответствующем состоянию расположен номер страни35 цы, обращение к которой происходило в непосредственно предшествующий момент времени t — 1, на втором месте номер страницы, которая опрашивалась перед вышеуказанной

° в и т. д. Для n = 3 номер страницы, стоящей на третьем месте в списке страниц, который соответствует состоянию, показывает, что в случае необходимости эта страница подлежит удалению. Для и = 3 возможных состегии алгоритма удаления может быть использован любой детерминированный алгоритм удаления.

45 . тояний и вариантов перехода от одного состояния к другому при обращении процессора к физическим страницам, входящим в эти состояния, может быть, 6. Так, например, состояние 1, 2, 3 при обращении процессора к первой странице не изменится, при обращении ко второй странице — переходит в состояние 2, 1, 3; при обращении к третьей странице — переходит в состояние 3, 1, 2.

При такой организации накопителя можно реализовать приоритетное управление

55 иерархией памяти, причем в качества стра70552!

Формцла изобретения

Постоянное запоминающее устройство, содержащее первый регистр адреса, выходы которого соединены со входами первого дешифратора адреса, накопитель, выходы которого подключены к соответствующим выходам первого дешифратора адреса„одни выходы накопителя соединены со входами первого выходного регистра, отличающееся тем, что, с целью расширения функциональных возможностей устройства путем реализации режима приоритетного управления, оно содержит второй регистр адреса, второй дешифратор адреса, второй и третий вы. ходные регистры, элементы И и ИЛИ, при этом выходы второго регистра адреса соединены с соответствующими входами второго дешифратора адреса,- первые входы элементов И вЂ” с соответствующими выходами первого выходного регистра, а вторые входы — с соответствующими выходами второго дешифратора адреса, а выходы — с соответствующими входами элементов ИЛИ, выходы которых соединены со входами второго выходного регистра, а выходы второго выходного регистра соединены со входамн первого регистра адреса, входы третьего выходного регистра соединены с другими выходами накопителя.

49

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 537386, кл. G П С 7 00, l975.

2. Шигин А. Г. и др. Цифровые вычислительные машины. М., «Энергия», l975, (прототип) .

Составитель В. Satrap

Редактор С. Равна Текред М. Левицкая Корректор Г. Назарова

Заказ 8040/55 Тнрдж 081 Подписное

ЦН ИИ ПИ Государственного комитета СССР по делам изобретений и открытий! 13035, Москва, )К вЂ” 35, Раушскан наб., д. 4(5

Филиал ППП «Патент», г. Ужгород, ул, Проектная, 4