Аналого-цифровой преобразователь

 

Союз Советских

Социалистических

Республик

«i!711678 (61) Дополнительное к авт. саид-ву— (22) 3> »еНО 05.05.77 (21) 2483691/18-21 с присоединением заявки М (23) Приоритет (51)М. Кд.

H 03 К 13/18

Гевудврстввииый квинтет

СССР

Опубликовано 25.01 80. Бюллетень Рй 3

Дата опубликования описания 30.01.80 дв делам изобретений и втхрытий (5З) УЙ К 681.325 (088.8) (72) Автор изобретения

А. И. Лаврушев

Житомирский филиал Киевского ордена Ленина политехнического института имени SO-летия Великой Октябрьской социалистической революции (71) Заявитель (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к области вычислительной техники и цифровых измерительных приборов и может быть использовано для преобразования мгновенного значения переменного напряжения в цифровой код.

Известны аналого-цифровые преобразователи параллельно-последовательного типа для преобразования мгновенного значения переменного напряжения в цифровой код, построенные по известной классической схеме, в которой уровень сигнала для последуюшего набора компараторов образуется вычитанием в сумматоре уровней входного сигнала и сигнала, полученного на предыдущем такте (1).

Такие аналого-цифровые преобразователи име ют недостаточно высокое быстродействие.

Наиболее близким по технической сушности к препложенному является аналого-цифровой преобразователь параллельно- последовательного типа, содержащий два набора компараторов, шифраторы, регистры, цифроаналоговый преобразователь, сумматор и резисторные делители эталонного напряжения, на первом такте работы которого определяются старшие, а на втором младшие разряды выходного двоичного кода (2).

К недостаткам этого преобразователя следует отнести низкое быстродействие по сравнению с аналого-цифровым преобразователем не5 посредственного считывания, содержащим один набор компараторов по числу уровней квантования входной величины.

Целью изобретения является повышение быстродействия.

Поставленная цель достигается тем, что в аналого-цифровой преобразователь параллельнопоследовательного типа, содержащии два резисторных делителя эталонных напряжений, два на15 бора компараторов, выходы которых через соответствующие шифраторы соединены с первыми входами соответствукпцих регистров, управляющие входы которых и управляюший вход второго шифратора соединены с соответствующими шинами тактовых импульсов, допол. нительно введены два дифференциальных усилителя, логический блок управления и блок выборки и хранения, первый и второй входы которого соединены соответственно с шиной

7116

3 входного сигнала и шиной тактовых импульсов, первый выход блока выборки и хранения соединен с первым входом компараторов первого набора, второй выход блока выборки и хранения соединен с первыми входами первого и второго дифференциальных усилителей, вторые входы которых соединены соответственно с первым источником эталонного напряжения и шиной "земля", а выходы первого и второго дифференциальных усилителей соединены с вхо- 1о дами первого резисторного делителя эталонного напряжения, выход которого соединен с вторым входом компараторов первого набора, а выход второго дифференциального усилителя соединен также с первым входом компараторов второго 5 набора второй вход которого соединен с выходом .

t второго резисторного делителя эталонного напряжения, входы которого соединены соответственно с вторым источником эталонного напряжения и шиной "земля", причем выход компараторов второго набора через логический блок управления соединен с вторым входом . первого регистра.

На чертеже изображена структурная электрическая схема аналого-цифрового преобразовате- 25 ля.

Входной сигнал Овх поступает на вход блока 1 выборки и хранения имеющего два выхода, первый нз них соединен с одними входами компараторов 2 первого набора, второй с зО одними из входов дифференциальных усилителей 3, 4, второй вход первого дифференциального усилителя 3 подключен к первому источнику эталонного напряжения U., второй вход второго дифференциального усйлителя 4 соеди- 35 нен с шиной "земля ., а между выходами дифференциальных усилителей 3, 4 включен резисторный делитель 5 эталонного напряжения, выходы которого подсоединены к второму входу компараторов 2, выход компараторов 2 40 первого набора соединен с входом первого шифратора 6, выход последнего соединен с входами первого регистра 7, выход второго дифференциального усилителя 4.одновременно подключен к первым вход,м компараторов 8 второго на- 4 бора, а второй вход компараторов 8 соединен с выходом второго резисторного делителя 9 эталонного напряжения U . выход компаратоэт ров 8 второго набора подсоединен к входу второго шифратора 10 и одновременно к вхоцу 5о логического блока 11 управления, выходы шифратора 10 подключены к входам второго регистра 12, а выход логического блока ll управления подключен к второму входу первого регистра 7, управляющие входы регистров 7, 8, шифратора 10 и блока 1 выборки и хранения соединены с шинами тактовых импульсов.

Аналого-цифровой преобразователь работает следующим образом.

78 4

Входной аналоговый сигнал поступает на блок 1 выборки и хранения, который производит дискретизацию его во времени. Блок 1 выборки и хранения имеет два независимых выхода. Один из них обеспечивает хранение мгновенного значения входной величины на время цикла преобразования и соединен с входами компараторов 2 первого набора (младшие разряды). Другой выход блока 1 выборки и хранения выполнен таким образом, что после времени И, необходимого для срабатывания компаратора, происходит быстрое уменьшение хранимого значения входной величины до нуля, по экспоненте (емкостной разряд) . Этот выход подключен к входам дифференциальных усилителей 3, 4, образующих вместе с резисторами делителя 5 "управляемый делитель" с 0 рав 1 ным величине кванта грубого отсчета.

Итак, после поступления тактового импульса на выходах блока 1 выборки и хранения появляются потенциалы,. соответствующие мгновенному значению входного сигнала. Ввиду того, что уровни на выходе делителя 5 эталонного напряжения приподняты над уровнем входного сигнала, компараторы 2 первого набора (младшие разряды) сработать не могут. Мгновенное значение входного сигнала со второго выхода блока 1 выборки и хранения через дифференциальный усилитель 4 поступает на входы компараторов 8 второго набора (старшие разряды) и в течение времени Ьт вызывает срабатывание соответствующих из них. Сразу же соответствующая комбинация поступает на вход шифратора 10 и затем в виде двоичного кода записывается в регистр 12 (по соответствующему тактируюшему импульсу) . В то время, когда срабатывают компараторы 8 второго набора начинается быстрое уменьшение уровня на втором выходе блока 1 выборки и хранения и соответственйо на входах

"управляемого делителя". В этом процессе наступит такой момент, когда уровень на одном из входов "управляемого делителя", который подключен к выходу второго дифференциального усилителя 4 и одновременно к одним входам компараторов 8 второго набора, станет равным уровню, зафиксированному компараторами 8 второго набора.

Если предположить, что во втором наборе компараторов 8, где осуществляется грубая оценка входного сигнала, сработали два компаратора, тогда уровень входного сигнала лежит между уровнями срабатывания второго и третьего комйараторов. Таким образом, если уровень на одном из входов "управляемого делителя", который подключен к выходу второго дифференциального усилителя 4 и одновременно к одним входам компараторов 8 второго набора, станет равным уровню срабатывания вто5 71 рого компаратора, а уровни эталонного напряжения на выходах "управляемого делителя" заполнят зону между, уровнями срабатывания второго и третьего компараторов 8 второго набора, то в это время количество сработавших компараторов 2 первого набора будет соответствовать более точно измеренной разности между уровнем входного сигнала и уровнем срабатывания второго компаратора 8 второго набо-, ра.

К выходам компараторов 8 второго набора подключен логический блок 11 управления, необходимый для того, чтобы выработать разрешающий импульс для записи в регистр 7 младших разрядов. в тот момент времени, когда это значение правильно измерено компараторами 2 первого набора. Логический блок 11 управления выполнен таким образом, что он формирует непродолжительный разрешающий импульс только в тот момент, когда какой- либо из сработавших компараторов 8 второго набора возвращается в исходное состояние.

Время задержки сигнала в логическом бло-. ке 11 управления равно задержке в шифраторе, поэтому правильно отсчитанное компараторами 2 первого набора значение входной величины поступает на вход регистра 7 младших разрядов одновременно с разрешающим импульсом и фиксируется.

Таким образом, время, необходимое для преобразования входного аналогового сигнала в цифровой код, в данном устройстве значительно сокращается.

Формула изобретения

Аналого-цифровой преобразователь параллельно-последовательного типа, содержащий два резисторных делителя эталонных напряжений, два набора компараторов, выходы кото1678 6 рых через соответствующие шифраторы соединены с первыми входами соответствующих регистров, управляющие входы которых и управляющий вход второго шифратора соединены с соответствующими шинами тактовых импульсов, отличающийся тем, что, с целью увеличения быстродействия, в него дополнительно введены два дифференциальных усилителя, логический блок управления и блок вы1о борки и хранения, первый и второй входы ко. торого соединены соответственно с шиной входного сигнала и шиной тактовых импульсов, первый выход блока выборки и хранения соединен с первым входом,компараторов первого

15 набора, второй выход блока выборки и хранения соединен с первыми входами первого и второго дифференциальных усилителей, вторые входы которых соединены соответственно с первым источником эталонного напряжения и

g0 шиной "земля", а выходы первого и второго дифференциальных усилителей соединены с входами первого резисторного делителя эталонного напряжения, выход которого соединен с вторым входом компараторов первого набора, а выход

25 второго дифференциального усилителя соединен также с первым входом компараторов второго набора, второй вход которого соединен с выходом второго резисторного делителя эталонного напряжения, входы которого соединены со30:ответственно с вторым источником эталонного напряжения и шиной "земля", причем выход компараторов второго набора через логический блок управления соединен с вторым входом первого регистра.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР F 337936, кл. Н 03 К 13/175, 05.10.70.

40 2. Авторское свидетельство СССР N 407423, кл. Н 03 К 13/18, 23.02.72 (прототип).

711678

Составитель И. Стом

Техред 3.Фанта

Корректор Г. Назарова

Редактор Н. Be;,åëêèíà

Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Заказ 9026/42 . Тираж 995

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035; Москва, Ж вЂ” 35, Раушскал наб., д. 4/5