Устройство задержки

 

ii 7I890 4

ОП ИСАЙ ИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Со;оз Соабтскил

Сацкалксткческкк

Феслублкк (61) Дополнительное к авт. свид-ву (22) Заявлено 25.07.78 (21) 2648896/18-21 с присоединением заявки № (23) Приоритет (43) Опубликовано 28.02.80. Бюллетень № 8 (45) Дата опубликования описания 28.02.80 (51) М. Кл а

Н ОЗК 5/13

Государственный комнте1 (53) УДК 621.374.5 (088.8) ло делам изобретений к открыткй (72) Авторы изобретения

В. Н. Бессмертный и О. П. Езерницкий (71) Заявитель (54) УСТРОЙСТВО ЗАДЕРЖКИ

Изобретение относится к импульсной технике и может быть применено в корреляционной и измерительной технике.

Известно устройство для задержки импульсной последовательности случайной длины на время ее длительности, содержащее источник входной импульсной последовательности, подключенный через первый логический элемент И к входу реверсивного регистра сдвига, и первый источник такто- 10 вых импульсов, подключенный к входам двух логических элементов И вЂ” НЕ, выход первого из которых подключен к второму входу реверсивного регистра сдвига, управляющий вход одной из крайних ячеек которого подключен к второму источнику тактовых импульсов, а выход второго логического элемента И вЂ” HE соединен с одним входом второго логического элемента И, динамический триггер, тактирующие входы которого подключены к источникам тактовых импульсов, а управляющий вход соединен с вторым входом второго логического элемента

И вЂ” HE и с выходом элемента ИЛИ, второй вход которого подключен к выходу реверсивного регистра сдвига, причем, выход динамического триггера подключен к вторым входам логических элементов И, а точки соединения выхода первого элемента И и вхола реверсивного регистра сдвига связана с 30 вторым входом первого логического элемента И вЂ” НЕ (1).

Недостатком устройства является его сложность.

Цель изобретения — упрощение устройства задержки.

Поставленная цель достигается тем, что устройство, содержащее источник входной импульсной последовательности, реверсивный регистр сдвига, источник тактовых импульсов, логический элемент И, введен инвертор, вход которого подключен к источнику входной импульсной последовательности и входу реверсивного регистра сдвига, выход — к входу сдвига информации реверсивного регистра сдвига и к одному из входов логического элемента И, источник тактовых импульсов подключен к тактовому входу реверсивного регистра сдвига и к другому входу логического элемента И, третий вход которого подключен к выходу первой ячейки реверсивного регистра сдвига, выход логического элемента И подключен к выходной клемме устройства.

На чертеже представлена функциональная схема устройства задержки.

Устройство содержит инвертор 1, логический элемент И 2, реверсивный регистр 3 сдвига.

718904 " т, Составитель И. Радько

Техред В. Серикова

Редактор Е. Караулова

Корректоры: Т. Трушкина и Л, Орлова

Заказ 134/12 Изд. № 182 Тираж 995 Подписное

НПО «Поиск» Государственного комитета СССР по делам изобретений и открытий

113035, Москва, 5К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

В устройстве источник входной импульсной последовательности подключен к входу реверсивного регистра сдвига 3 и через инвертор 1 к входу сдвига информации реверсивного регистра 3 сдвйга и к одному из входов логического элемента И 2, вход которого подключен к источнику тактовых импульсов и к тактовому входу Т, регистра сдвига 3, третий вход логического элемента

И 2 подключен к входу первой ячейки регистра 3.

Устройство работает следующим образом.

В исходном положении регистр 3 сброшен и несмотря на то, что на вход сдвига информации от инвертора 1 поступает разрешающий потенциал, на выходе устройства (выход элемента И 2) импульсная последовательность отсутствует, так как отсутствует информация в первой ячейке регистра 3.

На момент прихода входной импульсной последовательности через инвертор 1 снимается разрешение на сдвиг информации, а входная импульсная последовательность вводится в регистр 3 тактовыми импульсами по входу Т1. По окончании входной импульсной последовательности с инвертора 1 на вход сдвига поступает разрешающий потенциал и тактовыми импульсами по входу Т информация в регистре будет сдвигаться влево.

Одновременно со сдвигом информации тактовые импульсы поступают на выход устройства через логический элемент И 2, так как с выхода инвертора 1 и первой ячейки регистра 3 подаются разрешающие потенциалы.

Импульсы на выходе устройства появляются до тех пор, пока полностью из реги5 стра не будет выдвинута входная импульсная последовательность, а количество импульсов на выходе устройства будет соответствовать количеству импульсов во входной последовательности импульсов.

Формула изобретения

Устройство задержки, содержащее источник входной импульсной последовательности, реверсивный регистр сдвига, источник

15 тактовых импульсов и логический элемент

И, отличающееся тем, что, с целью упрощения устройства, в него введен инвертор, вход которого подключен к источнику входной импульсной последовательности и входу реверсивного регистра сдвига, выход — к входу сдвига информации реверсивного регистра сдвига и к одному из входов логического элемента И, источник тактовых импульсов подключен к тактовому входу реверсивного регистра сдвига и к другому входу логического элемента И, третий вход которого подключен к выходу первой ячейки реверсивного регистра сдвига, выход логического элемента И подключен к выходной клемме устройства.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 437207, кл. Н ОЗК 5/13, 10.02.72 (прото35 тип) .