Преобразователь фаза-временной интервал

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

K АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

< >720453 (81) Дополнительное к авт. свид-ву (22) ЗаЯвлено 23.12.77 (2! ) 2559444/18-21 с присоединением заявки.% (51)М. Кл.

Са 08 С 9/00

Веудерстееииьй комитет

СССР (23) Приоритет лв делам изобретений и открытий

Опубликовано 05.03.80 Бюллетень М 9 (53) УДК 681 .925(088.8) Дата опубликования описания 10.03.80 (72) Авторы изобретения

О. А. Тулинов и М. И. Хургин (71) Заявитель (54) ПРЕОБРАЗОВАТЕЛЬ ФАЗА-ВРЕМ 1=HHOA ИНТЕРВАЛ

Изобретение относится к измерител ной технике.

Известен преобразователь фаза-временной интервал, содержаший два пороговых элемента, дифференпирующие блоки и два триггера 1.).

Однако это устройство имеет низкую точность преобразования.

Известен преобразователь фаза-Временной интервал, содержащий два комму.татора, выходы которых через пороговый элемент соединены со входом дифферендируюшего устройства, триггер, выходы которого соединены со входами коммутаторов (2 ).

Однако такое устройство имеет сравнительно низкую точность преобразования> узкий диапазон частот входных сит налов, сложную схему.

Цель изобретения — увеличение точ:ности преобразования, расширение диапа;зона частот входных сигналов и упрощение устройства.

Цель достигается тем, что в преобрлзователь фаза-временной интервал, содержащий пороговый элемент, дифферендируюшее устройство, два коммутатора и триггер, введены два элемента И, инвертор, элемент ИЛИ, два ключа, дополнительный триггер, причем вход дополнитель ного триггера соединен с выходом первого триггера, а его выходы соединены с управляющими входами ключей, выходы которых соединены с опорным входом порогового элемента, и с первыми входами элементов И, выходы которых через элемент ИЛИ соединены со входом первого триггера, второй вход первого элемента И соединен с выходом дифференпирующего устройства и через инвертор со вторым входом второго элемента И.

На чертеже приведена структурная электрическая схема устройства.

Преобразователь фаза-временной интервал содержит коммутаторы 1 и 2 аналоговых сигналов, пороговый элемент

3, ключи 4. 5, переключающие опорное триггера 12 появляется логическая 1 которая поступает на управляющий вход ключа 5, который попключает вход пороговго элемента 3 к положительному источнику опорного напряжения.

При достижении входным сигналом уровня срабатывания порогового элемента 3, определяемого положительным опорным напряжением, последний через дифференпирующее устройство 6, элемент

И 8 и элемент ИЛИ 10 подает на вход триггера l l импульс, который устанавливает на выходе устройства логическую

"1, поступающую на управляющий вход коммутатора 2, который начинает пропускать сигнал на сигнальный вход порогового элемента 3, коммутатор 1 аналоговых сигналов сигнал не пропускает. При атом триггер 12 своего состояния не меняет. При постижении сигналом на выходе коммутатора 2 аналоговых сигналов уровня срабатывания порогового элемента 3, последний через дифференпирующее устройство 6, элемент И 8 и элемент ИЛИ 10 подает на вход триггера 11 импульс, который устанавливает на выходе устройства логическии О, поступающий на управляющий вход коммутатора 2, который

30 прекращает пропускать сигнал, При этом переход с логического "0" в логи— ческую "1", на инверсном выходе триггера 11 вызывает переключение триггера

12, т.е. появление логического 0" на

35 прямом выхопе этого триггера. На ин версном выходе триггера 12 появляется логическая 1, которая поступает на управляющий вход ключа 5. Ключ 5 подключает опорный вход порогового элемента 3 к источнику отрицательного напряжения.

При достижении входным сигналом уровня срабатывания порогового элемента 3, определяемого отрицательным опорным напряжением, последний через дифферендирующее устройство 6, инвертор

7, элемент И 9 и элемент ИЛИ 10 подает на вход триггера 11 импульс, который. устанавливает на выходе устройства логическую "1", поступающую на управляю|дий вход коммутатора 2, пропускающий сигнал на сигнальный вход порогового элемента 3. Коммутатор

1 сигнал не пропускает. При этом триггер 12 своего состояния не меняет.

При достижении сигналом на выходе коммутатора 2 аналоговых сигналов уровня срабатывания порогового элеменз 720453 4 иапряжение порогового элемента 3, диу-, ференыирующее устройство 6, инвертор 7, элементы И 8 и 9, элемент ИЛИ 10, триггер 11 со счетным входом, прямой выход которого является выходом устройства, и триггер 12 со счетным г входом.

Устройство работает следующим образом.

На входы коммутаторов 1, 2 поступают сигналы сдвинутые по фазе. В исходном состоянии на прямом выходе триггера 11 логический «О", коммутатор 1, управляющий вход которого подсоединен к инверсному выходу триггера li, пропускает входной сигнал на сигнальный вход порогового элемента 3. При этом коммутатор 2, управляющий вход которого подсоединен к прямому выходу триггера 1 1, сигнал не пропускает

Если на прямом выходе триггера 12 логическая 1, ключ 4, управляющий вход которого; подсоединен к прямому выходу триггера 1, подключает опорный вхоп порогового элемента 3, например: к положительному источнику опорного напряжения.

При достижении входным сигналом уровня срабатывания порогового элемента 3, определяемого положительным опорным напряжением, последний через дифференцируюшее устройство 6, элемент И 8 и элемент ИЛИ 10 подает на вход триггера ll импульс, который устанавливает на выходе устройства логическую "1, поступающую на управляющий вхоп коммутатора 2, который начинает пропускать сигнал на сигнальный вход порогового эле мента 3, к ом м утатор

1 аналоговых сигналов сигнал не пропус кает.

При этом триггер 12 своего состояния не меняет. При достижении сигналом на выходе коммутатора 2 аналоговых сигналов уровня срабатывания порогового элемента З,последний через дифференпируюшее устройство 6, элемент И 8 и элемент ИЛИ 10 подает на вход триггера

11 импульс, который устанавливает на выходе устройства логический "0, поступающий на управляющий вход коммутатора 2, который прекращает пропускать сигнал. При этом переход с логического 0 в логическую "1 на инверсном выходе триггера 11. вызывает

55 переключение триггера 12, т.е. появление логического О" на прямом выходе этого триггера. На инверсном выходе

5 7204 та 3, последний через дифференцирующее устройство 6, инвертор 7, элемент

И 9 и элемент ИЛИ 10 подает на вход триггера ll импульс, который устанавливает на выходе устройства логический

«О, поступающий на управляющий вход коммутатора,2, который прекращает пропускать сигнал. При этом переход с ло гического 0" в логическую «1 на инверсном выходе тригеера 11 вызывает t4 переключение триггера 12, т.е. появление логической 1 на его прямом выходе, Тогда ключ 4 подключает опорный вхоц .порогового элемента 3 к источнику положительного опорного напряжения. Таким образом преобразователь фаза-интервал времени вернулся в исходное состояние.

В течение периода входного сигнала на выходе устройства устанавливается логическая «1 с момента достижения .сигналом на входе коммутатора 1 до момента достиження, сигналом на входе

« коммутатора 2 уровня положительного опорного напряжения, а затем с момен25 та достижения сигналом на входе коммутатора 1 до момента достижения сигналом на входе коммутатора 2 уровня отрицательного опорного напряжения.

Следовательно интервал времени, в течение которого на выходе устройства существует логическая 1 », пропорционален фазе..Наличие за период входного сигнала цвух интервалов времени, в течение которых на выходе устройства существует З5 логическая «1 обеспечивает увеличение точности.

53 6

Формула из обретени я

Преобразователь фаза-временной интервал, содержащий два коммутатора, выходы которых через пороговый элемент соединены со входом дифференцирующего устройства, триггер, выходы которого соединены со входами коммутаторов, отличающийся тем, что, с целью увеличения точности преобразова- ния, расширения диапазона вхоцных сагналов и упрощения устройства введены два элемента, И, инвертор, элемент ИЛИ, два ключа, дополнительный триггер, причем вход дополнительного триггера соединен с выходом первого триггера, а его выходы соединены с управляющими входами ключей, выходы которох соединены с опорным входом порогового элемента, и с первыми входами элементов И, выхоцы которых через элемент ИЛИ соединены со входом первого триггера, второй вход первого. элемента И соединены с выходом дифференцируюшего устройства и через инвертор со вторым входом второго элемента И.

Источники информации, принятые во внимание при экспертизе

1. Мимонов А. С. Пороник Б. И. и Перетягин И. В. Измеритель разнос.ти фаз повышенной точности. Приборы и техника эксперимента", N 6, 1974, 2. Авторское свидетельство СССР

¹ 339944883300, кл. G 08 С 9/00, 1972 (прототип) .

720453

Составитель А. Титов

Редактор А. Мотыль Техред О. Андрейко Корректор Е. Пади

Заказ 341/18 Тираж 682 Поднисное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Филиал ППП Патент, г. Ужгород, ул, Проектная, 4