Устройство для контроля логических схем

 

О П И (:- А-N

ИЗОБРЕТЕИЙЯ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву— (22) Заявлено 26,0876 (21) 2400644/18-24

G 06 F 15/46 с присоединением заявки ¹

Государственный комитет

СССР но делам изобретений и открытий

- (23) Приоритет

Опубликовано 15.0490. Бюллетень ¹ 14 (53) УДК 681.326.7 (088,8) Дата опубликования описания 150480 (72) Авторы изобретения

Ю.Д.Вольфсон и Т.Н.Серова (71) 3а яв итель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ

СХЕМ

Изобретение относится к области контрольно-измерительной техники и цифровой вычислительной техники и может быть применено при производственном или эксплуатационном диагностировании логических схем.

Известны устройства для контроля функционирования логических схем содержащие блок управления, блок анализа, блоки ввода и входные и выходные блоки 11) и (2) .

Наиболее близким по технической сущности к данному изобретению является устройство для контроля логических схем, содержащее последовательйо соединенные генератор импульсов, делитель частоты и первый блок управления, а также блок ввода, выход которого соединен с первыми входами первого и второго регистров, блок сравнения, соединенный первыми входами с выходами второго регистра, вторыми входами - co входами устройства, а выходом - co вторым входом

25 первого блока управления, и блок регистрации (3) .

Недостатком известных устройств являются существенные потери времени на регистрацию неисправностей.

Целью изобретения является повышение быстродействия и надежности устройства.

Поставленная цель достигается тем, что в предлагаемое устройство введены дешифратор, счетчик, блок буферной памяти и три канала, сос тоящие из последовательно соединенных триггера, ключа и. второго блока управления, выходы второго блока управления первого канала подключены к первому входу блока регистрации и к первому входу блока буферной памяти,- вторые входы которого- соединены с выходами счетчика и с первыми входами дешифратора, соединенного вторым входом и выходами с первым выходом первого блока управления и с третьими входами блока сравнения соответственно, первый выход блока управления второго канала подключен к третьему входу блока буферной памяти, второй вы ход - ко входу счетчика, а второй вход — к выходу блока сравнения, первые выходы второго блока управления третьего канала подсоединены ко вторым входам первого и второго регистров, а второй выход - ко входу блока ввода, первый

728134 и второй выходы блока буферной памяти соединены соотве;ственно со вторым входом блока регистрации и с третьим входом первого блока управ- ления, причем в каждом канале входы триггеров подключены ко вторым вы- ходам первого блока управления, вто рые входы ключей — к соответствующим выходам частоты, а один из выходов вторых блоков управления к четвертым входам перного блока управления.

На чертеже представлена блоксхема предлагаемого устройства, содержащая генератор импульсов 1, делитель частоты 2, первый блок управления 3, ключи 4., 5 и б, триггеры 7, 8 и 9, вторые блоки управления 10, 11 и 12, блок ввода

13, первый 14 и второй 15 регистры, блок сравнения 16, контролируемая логическая схема 17 дешифратор

18, счетчик 19, блок буферной памяти 20 и блок регистрации 21.

Устройство работает следующим образом.

Импульсы с генератора 1 поступают на вход делителя 2, на выходах которого образуются импульсы тактирования блоков 3, 10, 11 и 12.

Блок 3 после приведения устройстна в исходное состояние (связь на чертеже не показана)устанавливает триггер 9 в единичное состояние, который открывает ключ б и тактовые импульсы с делителя 2 поступают на блок 12, который воздействуя на блок

21 и блок 20, управляет печатью исходных данных о схеме 17, Условие окончания печати подается на вход блока 3, который устанавливает триггер 9 в нулевое состояние, а триггер 7 — в единичное состояние. Тактовые импульсы определенной частоты через ключ 4 поступают на блок 10, который управляет блоком 13 и распределением входной информации в регистр 14 и выходной - в регистр 15. После окончания ввода программы блок 10 выдает сигнал окончания своей работы, по которому блок 3 закрывает ключ 4 через триггер 7 и выдает сигнал общего опроса на управляющий вход дешифратора 18. Б результате действия этого сигнала по входам, связанным с выходами дешифратора 18, блок 16 открыт и н случае появления хотя бы одной неиспранности на выходах блока

16 появляется сигнал рассогласования. Этот сигнал поступает на вход блока 3, который запускает через триггер 8 и ключ 5 блок 11. Блок 11 запускает счетчик 19, который через дешифратор. 18 по очереди опрашивает входы блока 16 и в случае появления сигнала неисправности хотя бы на одном выходе контроля записывает

Формула изобретения

Устройство для контроля логических схем, содержащее последовательно соединенные генератор импульсов, делитель частоты и первый блок управления, а также блок внада, выход которого соединен с перными входами

40 перного и второго регистров, блок сравнения, соединенный первыми входами с выходами второго регистра, вторыми входами — са входами устройства, а выходом — со вторым входом первого блока управления, и блок регистрации, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия и надежности устройства, н него введены дешифратор, счетчик, блок буферной памяти и три канала, состоящие иэ последовательно соединенных триггера, ключа и второго блока управления, выходы второго блока управления первого канала подключены к первому входу блока регистрации и к первому входу блока буферной памяти, вторые входы которого соединены с выходами счетчика и с первыми входами дешифратора, соединенного вторым входом и выхоЩ дами с первым входом первого блока управления и с третьими входами блока сравнения соответственно, первый выход второго блока управления второго канала подключен к третьему входу блока буферной памяти, второй

f0

15 0

ЗО показания счетчика 19 н блок 20. Пос-. ле окончания опроса блок ll выдает в блок 3 сигнал конца сваей работы и блок 3 запускает одновременно блок 10 и блок 12, который управляет переписью содержимого блока 20 в блок 21. Если эа время нваца программы следующего цикла информация не успела переписаться, то блок

3 после ввода программы ждет конец печати и только после выдает сигнал общего опроса, Устройство позволяет повысить скорость работы эа счет совмещения проведения медленных операций ввода информации и регистрации неисправностей и применению максимально возможных частот работы управляющих автоматов, определяемых быстродействием управляемых блакан . Устройство обладает более нысакай ремантопригодностью, т.е. выход иэ строя автомата печати и автомата опроса не означает полной потери работоспособности устройства; устройство может вести отбраковку блоков по принципу функционирует — не функционирует, при отказе блока 11 судить а состоянии контролируемого блока можно по сигналу с блока 16. При этом печатается номер проверки, а выход на котором есть неисправность не определяется.

728134

Составитель Н.Белинкова

Техред С, Мигай Корректор О.Ковинская

Редактор Н.Каменская

Заказ 1139/48 Тираж 751 Подписное

lIH> .HIIH Государственного комитета СССР по делам изобретений и отКрытий

) 13035, Москва, Ж-35 Раушская наб., д. 4/5

Филиал ППП Патент,, г. Ужгород, ул. Проектная, 4 выход - ко входу счетчика, а второй вход - к выходу блока сравнения, первые выходы второго блока управ- ления третьего канала подсоединены ко вторым входам первого и второго регистров, а второй выход — ко входу блока ввода, первый и второй выходы блока буферной памяти соединены соответственно со вторым входом блока регистрации и с третьим входом первого блока управления, причем в каждом канале входы триггеров подключены ко вторым выходам первого блока управления, вторые входы ключей — к соответствующим выходам делителя частоты, а одни из выходов вторых блоков управления - к четвертым входам первого блока управления.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9370609, кл. G 06 P ll/04, 1970.

2. Авторское свидетельство СССР

9441532, кл. G 01 R 31/28, 1972.

3. Авторское:свидетельство СССР

Ð243342, кл G 01 R 31/28, 1969 (прототип) .