Двухотсчетный преобразователь угла поворота вала в код

 

ОП ИСАЙИЕ

ИЗОБРЕТЕН ИЯ,(,), 734776

Ссиоз Советскиг

Социалистическиг

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено 12.10.77 (21) 2533896/18-24 с присоединением заявки №вЂ” (23) Приоритет— (51) М. Кл, 2

G 08 С 9/04

Гееударстеенный комитет

Опубликовано 15.05.80. Бюллетень №.18 (53) УДК681.325 ню делам изобретений и открытий

Дата опубликования описания 17.05.80 (088.8) (72) Авторы изобретения

А. С. Буданов, А. А. Гаврилов и В. П. Максимов (71) Заявитель (54) ДВУХОТСЧЕТНЫЙ ПРЕОБРАЗОВАТЕЛЬ УГЛА

ПОВОРОТА ВАЛА В КОД

Изобретение относится к цифровой измерительной технике и может использоваться как в автоматических измерительных комплексах для преобразования угловых координат в цифровой код, так и как автономный измерительный прибор с цифровым отсчетом.

Известны двухотсчетные преобразователи угловых перемешений в код, которые используют в каналах грубого и точного отсчетов преобразование «фаза-временной интервал-код» (1).

Однако для таких преобразователей характерна плохая стабильность электронной отсчетной части из-за наличия избирательных цепей, нуль-органов.

Известны также преобразователи считывания, снимающие информацию обычно в виде циклического кода (2).

Однако в них необходимо применение специальных датчиков и дополнительных логических устройств для преобразования циклического кода в арифметический.

Известны преобразователи, отличительной особенностью которых является использование в канале точного отсчета электромеханической фазовой следящей системы.

Код начала грубого отсчета может формироваться любым способом (3).

Они характеризуются высокими требованиями к электромеханическому узлу, большим весом и габаритами.

В настоящее время у нас в стране и за рубежом преобразователи угловых перемещений в цифровой код с точностью десятки-единицы угловых секунд (16 двоичных разрядов и более) выполняются двухотсчетными, что позволяет резко снизить требования к электронным узлам отсчетных частей и к точности изготовления датчика канала точного отсчета. В качестве первичных преобразователей (датчиков) в высокоточных преобразователях угол-код используются многополюсные синусно-косинусные вращающиеся трансформаторы в режиме фазовращателя. Отсчетные части преобразователей используют два основных принципа кодирования фазы: косвенный и компенсационный. В первом случае фаза сигнала с фа20 зовращателя преобразуется во временной интервал, который в последующем трансформируется в цифровой код угла. Во втором случае фаза сигнала с фазовращателя сравнивается с фазой эталонного фазовращате734776

3 ля, при равенстве фаз код угла снимается с эталонного фазовращателя (4).

Наиболее близким по технической сущности является двухотсчетный преобразователь угла поворота вала в код, содержащий двухотсчетный синусно-косинусный вращающийся трансформатор (СКВТ), один выход которого соединен с одним из входов фазового детектора, выход которого соединен с одним из входов блока управления непосредственно и с другим входом — через генератор импульсов, другой выход СКВТ через формирователь-ограничитель — к одному из входов синхронизатора, выход которого подключен к блоку считывания грубого отсчета, выход которого через блок памяти соединен с блоком согласования отсчетов, выход блока управления соединен со входом младших разрядов реверсивного счетчика, выход старших разрядов которого сое,динен с другим входом блока согласования отсчетов, выход младших разрядов реверсивного счетчика подключен к одному из входов управляемого делителя напряжения, выход старших разрядов реверсивного счетчика соединен с одним из входов блока ввода кода, выход которого соединен с одним из входов первого делителя частоты, выход кварцевого генератора подключен к другим входам синхронизатора и первого делителя частоты и к первому входу второго делителя частоты, выходы которого соединены соответственно с другими вхздами блока ввода кода и блока считывания грубого отсчета, выходы делителей частоты через соответствующий дешифратор подключены ко входам блоков формирования синусоидальных сигналов, выход первого блока формирования синусоидальных сигналов соединен с другим входом управляемого делителя напряжения, выход которого соединен с первым входом сумматора, второй вход которого соединен с выходом второго блока формирования синусоидальных сигналов, выход сумматора соединен с другим входом фазового детектора, выходы третьего и четвертого блоков формирования синусоидальных сигналов подключены к входам СКВТ (5).

Однако устройство характеризуется недостаточной точностью и стабильностью преобразования. Анализ экспериментальных данных о погрешностях этого преобразователя показывает, что обусловлены они погрешностями из-за конструктивных ограничений

СКВТ, как электрической машины, погрешностями из-за неточности изготовления и погрешностями, определяемыми условиями работы СКВТ. Необходимо отметить, что данные погрешности присутствуют всегда и от образца к образцу изменяются несущественно. Однако устранить их только выбором струкруты отсчетной части преобразователя нельзя. Опыт проектирования и практика эксплуатации преобразователей угол-код, использующих принцип уравнове16

1S

26

36

3S

46

4 шивания показывает, что в ошибке превалирует составляющая от неравенства амплитуд, сравниваемых по фазе напряжений. На стабильность работы преобразователя влияет, главным образом, изменение параметров первичной цепи СКВТ.

Целью предложенного изобретения является повышение точности преобразователя.

Поставленная цель достигается тем, что в двухотсчетный преобразователь угла поворота вала в код введены усилители тока, блок сравнения, избирательный усилитель, интегрирующий блок, синхронные детекторы, пороговый блок и блок преобразования коднапряжение, выходы третьего и четвертого формирователей синусоидальных сигналов через соответствующие усилители тока подключены к синусной и косинусной обмоткам двухотсчетного синусно-косинусного вращающегося трансформатора, другие обмотки датчика точного отсчета соединены с другими входами усилителей тока, выходная обмотка датчика точного отсчета подключена к одному из входов блока сравнения, другой вход которого соединен с выходом управляемого делителя напряжения, а выход — через избирательный усилитель соединен с первыми входами синхронных детекторов, вторые входы которых соединены с третьим и четвертым выходами первого дешифратора, выход первого синхронного детектора соединен с входом блока преобразования напряжениечастота и через пороговый блок — к другому входу блока управления, выход второго синхронного детектора через интегрирующий блок соединен с первым входом управляемого делителя напряжения, обмотки датчика грубого отсчета объединены и соединены с нулевой шиной питания, выход первого формирователя синусоидальных сигналов соединен с первым входом блока преобразования код-напряжение, второй вход которого соединен с выходом младших разрядов реверсивного счетчика, а выход соединен с первым входом сумматора, второй выход первого дешифратора через второй формирователь синусоидальных сигналов соединен со вторым входом сумматора, выход которого соединен со вторым входом управляемого делителя напряжения.

На чертеже приведена блок-схема преобразователя.

Преобразователь содержит двухотсчетный синус но-коси нусный вращающийся трансформатор 1 (СКВТ), датчик 2, грубого отсчета, датчик 3 точного отсчета, блок 4 сравнения, избирательный усилитель 5, синхронные детекторы 6 и 7, интегрирующий блок 8. управляемый делитель 9 напряжения, формирователь-ограничитель 10, блок

ll преобразования напряжение-частота по734776

5 роговый блок 12, сумматор 13, синхронизатор 14, блок 15 управления, блок 16 преобразования код-напряжения, реверсивный счетчик 17, младшие разряды реверсивного счетчика 18, старшие разряды реверсивного счетчика 19, блок 20 согласования отсчетов, блок 21 ввода кода, блок 22 памяти, блок

23 считывания кода грубого отсчета, делители 24 и 25 частоты, кварцевый генератор

26, дешифраторы 27 и 28, формирователи

29-32 синусоидальных сигналов, усилители

33 и 34 тока.

Выход обмотки канала грубого отсчета

СКВТ 1 через последовательно соединенные формирователь-ограничитель 10, синхронизатор 14, блок 23 считывания кода грубого отсчета. и блок 22 памяти соединен с одним из входов блока 20 согласования отсчетов, ко второму входу блока 20 согласования подключен выход реверсивного счетчика 17, вход которого соединен с выходом блока 15 управления реверсивного счетчика. Первый выход кварцевого генератора 26 соединен с другим входом синхронизатора 14, второй выход с входами первого и второго делителей 24 и 25 частоты. Выход старших разрядов реверсивного счетчика 19 через блок 21 ввода кода, первый делитель 24 частоты, первый дешифратор 27 соединен с двумя формирователями 29 и 30 синусоидальных сигналов. Выход первого формирователя 29 синусоидальных сигналов через преобразователь 16 код-напряжение соединен с одним из входов сумматора 13, ко второму входу подключен выход второго формирователя

30 синусоидальных сигналов, второй вход блока преобразования код-напряжение 16 подключен к младшим разрядам реверсивного счетчика 18. Первый выход второго делителя 25 частоты соединен с другим входом блока 21 ввода кода, второй выход через второй дешифратор 28 подключен к входам третьего и четвертого формирователей 31 и 32 синусоидальных сигналов, третий выход второго делителя 25 частоты подключен к другому входу блока 23 считывания кода грубого отсчета. Выходы третьего и четвертого формирователей 31-32 синусоидальных сигналов через усилители 33 и

34 тока подключены к первым выводам синусной и косинусной обмоток каналов грубого и точного отсчетов, вторые выводы обмоток канала точного отсчета подключены к соответствующим вторым входам усилителей 33 и 34 тока, а вторые выводы обмоток канала грубого отсчета заземлены. Выход сумматора 13 через управляемый делитель напряжения подключен к одному из входов блока 4 сравнения, ко второму входу подключена выходная обмотка канала точного отсчета синусно-косинусного вращающегося трансформатора 1. Выход блока 4 сравнения через избирательный усилитель

5 соединен с входами синхронных детекторов

6 и 7, вторые входы которых подключены к ь выходам первого дешифратора 27. Выход первого синхронного детектора 7 через интегрирующее блок 8 подключен ко второму входу управляемого делителя 9, выход второго синхронного детектора 6 через параллельно включенные блок 11 преобразования напряжение-частота и пороговый блок 12 соединен с блоком управления 15.

Стабильные по частоте импульсы с генератора 26 подаются на устройства питания датчика и преобразователь двоичного кода в фазовый сдвиг. Устройство питания датчика состоит из делителя частоты 25, дешифратора 28, формирователей 31 и 32 синусоидальных сигналов и усилителей 33 и 34 тока. Преобразователь двоичного кода в фазовый сдвиг реализован совокупностью следующих блоков: реверсивным счетчиком 17, блоком 21 ввода кода, делителем 24 частоты, дешифратором 27, формирователями 2930 синусоидальных сигналов, блок 16 преобразования код-напряжение, сумматором 13.

1S го стоянная составляющая выделяется и заводится по цепи обратной связи на конденсатор формирователей 31 — 32 синусоидальных сигналов. Для повышения стабильности преобразования угла в диапазоне температур ток источников 33 — 34 тока, питающих

Устройство питания датчика предназначено для формирования и усиления синусоидальных напряжений, сдвинутых по фазе между собой на 90 с точностью -30 с. В

25 спектре формируемых сигналов присутствуют 15 и 17, 31 и 33 и т.д. гармоники и относительными амплитудами, равными соответственно 0,44 /p и 0,34 /p ... и т.д.. что позволяет обойтись при формировании сигналов без избирательных цепей, и что в свою очередь обеспечивает температурную стабильность фазового сдвига не хуже +.20 углс.

Принцип формирования синусоидальных сигналов основан на аппроксимации синусоиды вписанной ломаной. Весь период напряжения разбивается дешифратором 28 и 16 равных по длительности участков. Каждый формирователь 31-32 синусоидальных сигналов состоит из восьми источников тока с ключами, обеспечивающих заряд-разряд конденсатора. Число источников тока ограни46 чено восемью, и каждый источник за период включается дважды, так как за период два участка ломаной имеют равные наклоны. Источники 33-34 тока предназначены для усиления по мощности сформированных напря4$ жений и компенсации постоянных составляющих, возникающих при формировании.

Основной причиной появления постоянной составляющей на выходе формирователей

31 — 32 является неравенство токов заряда и разряда конденсатора за период. Из-за в чего на конденсаторах с течением времени происходит нарастание напряжения, что ведет к выходу из линейного режима работы последующих усилительных каскадов. По734776

Формула изобретения обмотки канала точного отсчета, стабилизируется за счет цепи обратной связи. Этим устраняется влияние изменения активных сопротивлений обмоток и магнитных свойств магнитопровода СКВТ вЂ” 1.

Преобразователь двоичного кода в фазовый сдвиг предназначен для формирования компенсационного синусоидального сигнала, изменяющего свой фазовый сдвиг в функции числа записанного в реверсивном счетчике 17. Принцип формирования синусоидальных сигналов с малым содержанием высших гармоник аналогичен рассмотренному в устройстве питания датчика. Изменение фазового сдвига компенсирующего напряжения осуществляется по двум каналам. Первый канал на основе информации от старших разрядов реверсивного счетчика 19, реализует принцип преобразования временной задержки сигнала в пропорциональный фазовый сдвиг. Если делитель 24 частоты начинает свою работу, когда все его триггера установлены в состояние «О», то фаза формируемого сигнала на выходе формирователей 29 н 30 соответственно равна 0 и 90 .

Если же за исходное состояние выбрать момент, когда в младший разряд делителя записана логическая «1», то фаза формируемых напряжений сместится на угол пропорциональный «весу» единицы младшего разряда, например для 8-ми разрядного делителя, 380

Дср, = — — — = 1 24 22,5 равный 1 24 22,5" и 91 24 22,5 .

Дискретность изменения фазы при 8-ми разрядном делителе частоты составляет

1 24 22,5 . Таким образом, один раз за период формируемых синусоидальных сигналов по команде от делителя 25 частоты через блок 21 ввода кода записывается число из старших разрядов реверсивного счетчика 19 в делитель 24 частоты. Дешифратор 27, в отличии от дешифратора 28, формирует два опорных прямоугольных напряжения, синфазных с компенсационными, для синхронных детекторов 6 и 7. Вести уменьшение дискретности только путем увеличения

- разрядности делителя 24 частоты нецелесообразно, так как это ведет к увеличению тактовой частоты кварцевого генератора 26.

В преобразователе .угол-код уменьшение дискретности изменения фазового сдвига компенсационного напряжения достигается введением второго канала, использующего принцип изменения фазы результирующего напряжения, получаемого при суммировании двух, находящихся в квадратуре, сигналов, один из которых модулируется по амплитуде. Для этого часть квадратурного напряжения от формирователя 29 модулируется кодом младших разрядов реверсивного счетчика 18 в блок преобразования код-напряжение 16. Сумматор 13 осуществляет

8 суммирование 7бтм и части ук . Результирующая дискретность изменения фазового сдвига компенсационного напряжения определяется разрядностью реверсивного счетчика 17.

Компенсирующее напряжение V через управляющий делитель 9 подается на блок 4

s сравнения, вычитается из информационного напряжения, поступающего с выходной обмотки многополюсного СКВТ-3. Из разностного напряжения избирательным усилителем

5 выделяется и усиливается первая гармоника напряжения питания СКВТ вЂ” 1, а син1О

О хронные детекторы 6 и 7 выделяют две составляющие: первую пропорциональную разности фаз сравниваемых напряжений, и вторую пропорциональную неравенству амплитуд сравниваемых напряжений.

Напряжение, пропорциональное неравенству амплитуд сравниваемых напряжений интегрируется блоком 8 и подается на управляющий вход делителя 9 напряжения, который поддерживает амплитуды сравниваемых напряжений постоянными при воздействии возмущающих факторов. Напряжение, пропорциональное разности фаз сравниваемых напряжений, поступает на блок

11 преобразования напряжение-частота и пороговый блок 12. Блок 11 формирует частоту заполняющих импульсов, а блок пороговых устройств в совокупности с блоком

15 управления определяют режим работы преобразователя угол-код, т.е. суммирование или вычитание импульсов от блока 11 преобразования напряжение-частота или осэр тановку счета, если напряжение с детектора

6 меньше пороговых уровней. Так как фазы питающих напряжений жестко связаны с числом в делителе 25 частоты, то код канала грубого отсчета записывается в блок 22 памяти через блок 23 считывания по команде от синхронизатора 14, который исключает перенос в моменты переходного процесса в делителе 25. Команда в синхронизатор 14 поступает с выходной обмотки двухполюсного СКВТ вЂ” 2 через формирователь-ограничитель 10. Число разрядов грубого отсчета определяется коэффициентом редукции многополюсного СКВТ-3. Информация с части старших разрядов реверсивного счетчика 19 (2 или 3-разряда в зависимости от принципа согласования) поступает в блок 20 согла4S сования отсчетов, который корректирует код грубого отсчета.

Преобразователь угол-код позволяет компенсировать погрешность из-за неточности изготовления н повысить стабильность преобразования в диапазоне температур.

Двухотсчетный преобразователь угла поворота вала в код, содержащий двухотсчетный сйнусно-косинусный вращающийся трансформатор, выполненный из датчиков точного и грубого отсчетов, синусно-косинусные обмотки которых объединены, выходная

734776 обмотка датчика грубого отсчета синуснокосинусного вращающегося трансформатора соединена через формирователь-ограничитель с первым входом синхронизатора, блок преобразования напряжения в частоту, выход которого соединен с первым входом блока управления, выход которого соединен со входом младших разрядов реверсивного счетчика, выход старших разрядов реверсивного счетчика подключен к одному из входов блока ввода кода, выход которого соединен с одним из входов первого делителя частоты, другой вход которого соединен с выходом кварцевого генератора, выход первого делителя частоты соединен со входом первого дешифратора, первый выход которого соединен со входом первого формирователя синусоидального сигнала, второй выход первого дешифратора соединен со входом второго формирователя синусоидального сигнала, выход кварцевого генератора подключен ко второму входу синхронизатора, выход которого соединен с первым входом блока считывания кода грубого отсчета, второй вход которого соединен с первым выходом второго делителя частоты, а выход через блок памяти соединен с одним из входов блока согласования отсчетов, другой вход которого соединен с выходом старших разрядов реверсивного счетчика, второй выход .второго делителя частоты через второй дешифратор соединен со входами третьего и четвертого формирователей синусоидальных сигналов, третий выход второго делителя частоты соединен с другим входом блока ввода кода, а вход второго делителя частоты подключен к выходу кварцевого генератора, отличающийся тем, что, с целью повышения точности преобразователя, в него введены усилители тока, блок сравнения, избирательный усилитель, интегрирующий блок, синхронные детекторы, пороговый блок и блок преобразования код-напряжение, выходы третьего и четвертого формирователей синусоидальных сигналов через соответствующие усилители тока подключены к синусной и косинусной обмоткам датчиков двухотсчетного синусно-косинусного вращающегося трансформатора, другие обмотки датчика точного отсчета соединены с другими входами усили10 телей тока, выходная обмотка датчика точного отсчета подклк>чена к одному из входов блока сравнения, другой вход которого соединен с выходом управляемого делителя напряжения, а выход через избирательный >с>1литель соединен с первыми входами синхронных детекторов, вторые входь1 которы.;; .>с— динены с третьим и четвертым выходами первого дешифратора, выход первого с>1 ихронного детектора соединен с входом бл<>ка преобразования напряжение-частота и

10 через пороговый блок — к другому входу блока управления, выход второго синхронного детектора через интегрирующий блок соединен с первым входом управляемого делителя напряжения, обмотки датчика грубого отсчета объединены и соединены с иуле15 вой шиной питания, выход первого формирователя сннусоидальных сигналов соединен с первым входом блока преобразования код-напряжение, второй вход которого соединен с выходом младших разрядов реверсивного счетчика, а выход соединен с перэа вым входом сумматора, второй формирователь синусоидальных сигналов соединеп со вторым входом сумматора, выход которого соединен со вторым входом управляемого делителя напряжения.

Источники информации, принятые во внимание при экспертизе

1. Преснухин А. Н. и др. Муаровые растровые датчики положения и их применение. зо М., «Машиностроение», 1969, с. 55 — — 159.

2. Мясников В. A. и др. дискретная часть двухотсчетного преобразователя угол-код высокой точносп1. Сб. «Элементы цифровых систем управления»,,1., «Наука», 1971, с. 202 — 204.

3. Максимов В. П. и др. Исследование принципов построения отс>етной части параметрического многополюсного фазовращателя. Сб. «Элементы цифровых систс м управления», Л.. «Наука», 1971, с. 153-160. д>> 4. Хрущев В. В. Электрическпе микромашины автоматических устройств., I., «311nðгия», 1976, с. 264-265.

5. Авторское свидстельство ССС1» № 526932, кл. Ci 08 С 9/04, 1975 (прототи>1).

Составитель И. Назаркина

Редактор С. Патрушева Техред К. Шуфрич Корректор Е. Папп

Заказ 2230/15 Тираж 682 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4