Двухтактный сдвигающий регистр

 

Союз Советских

Социистическия

Республик о1> /363 7Р

М A67QPCKQMV С.:-.КД676ЛЬ".:.7ВУ (61) Дополнительное к авт. свид-ву (22) Звявлено310568 (21} 1245127/18-24 с присоединением заявки >!о (23) Приоритет а 11 C 1ч 00

Государствеииий комитет

СССР по делам изобретений и открытий

Опубликовано 2505.80. Б оллетеиь Мо 19

Дата опубликования описания 280580 (53) УДК 681, 327. 67 (088 „8) (72) Автор изобретения

Я.А,Крохин (71) Заявитель (54) ДВУХТАКТНЫЙ СДВИГАЮ(ЯЙ РЕГИСТР

Изобретение относится к области вычислительной техники, Известна экономичная схема на полевых транзисторах с изолированным затвором, выполненных по технологии металл — окисел-полупроводник (МОП), в которой каждый разряд регистра содержит один потенциальный триггер с триггерными обратными связями, выполненными в виде днух МОП-транзисторов, отключаемых первым сдвигающим импульсом. Второй сдвигающий импульс, подаваемый во время действия первого, открывает ключеной транзистор, соединяющий источник входного сигнала с затвором левого транзистора триггера (так называемый квазистатический регистр) (1) °

Кратковременное промежуточное хранение информации при сдвиге осуществляется на емкости цепи затвора одного из транзисторов триггера, а соответствующий выбор параметров МОПтранзисторов, коммутирующих триггерные связи, обеспечивает надлежащую последовательность включения этих связейпри записи информации в триггер.

Однако известная схема требует повышенной (по сравнению с входными ЗО и ныходч..- ми сигналами ) амплитуды первого cäçèT.àþ,åão импульс-",, что усложняет генераторы импульсон сдвига и цепи распределения этих импульсон °

Известны двухтактчые сдвигающие регистры. выполненные на основе статических п-отенциальных триггеров с раздельными входами, коммутируемыми по схеме И последовательно с ними включенным общим транзистором. Каждый разряд содержит два таких триггера (2), Недостатком регистра является его неэкономичность (требуется два триггера на один разряд регистра), Цель изобретения — упрощение регистра, т.е.создание экономичной схемы сдвигающего регистра, использующей н каждом разряде только один триггер и не требующей повышенной, амплитуды тактовых импульсон.

Уменьшение амплитуды тактовых импульсон достаточно важно в целом ряде применений регистров сдвига.

Снижение амплитуды тактовых импульсон до величины входных и выходных сигналон разрядов регистра позволяет упростить генераторы тактовых импульсон и цепи распределения их, заменив

736172

45 специальные устройства логическими элементами того же класса, на основе которого построен регистр и (или) логика устройства, в котором он работает, Поставленная цель достигается тем, что в каждом разряде регистра применен один триггер; триггер дополнен ключевым МОП-транзистором, через который входной сигнал подается на затвор левого входного МОП-транзистора; ключевой транзистор открывается первым тактовым импульсом, а второй тактовый импульс подается на затворы первого входного и общего МОП-транзисторов.

Для промежуточного хранения информации при сдвиге применяется запоминание сигнала на емкость цепи затвора левого входного МОП-транзистора; соединение затворов правого входного и последовательно с ним включенного общего МОП-транзистора обеспечивает при записи информации в триггер надлежащую последовательность включения этих МОП-транзисторов.

На чертеже приведена схема одного разряда двухтактного сдвигающего регистра, Регистр содержит переключающие

МОП-транзисторы 1 и 2, нагрузочные

МОП-транзисторы 3 и 4 (которые образуют триггер), сигналы на триггер подаются с помощью входных МОП-тран— зисторов 5 и 6, последовательно с которыми включен стабилизирующий

МОП-транзистор 7.

Входной сигнал подается по входной шине 8 через ключевой МОП-транзистор 9 на затвор входного МОПтранзистора 5. .Выходной сигнал 10 снимается с правого инвертора триггера, собранного на МОП-транзисторах 3 и 4. Первый тактовый импульс подается по тактовой шине 11 на затвор ключевого МОП-транзистора 9, второй — по тактовой шине 12 на затворы МОП-транзисторов б и 7.

В схеме регистра выходной сигнал триггера каждого разряда служит входным сигналом последующего, а шины одноименных тактовых сигналов объединены.

Вариант соединения затворов МОПтранзисторов б и 7 представлен через элемент 13 задержки, выполненный на МОП-транзисторе, образующим совместно с емкостью цепи затвора МОПтранзистора 7 замедляющую RC-цепов,ку.

Рассмотрим работу двухтактного сдвигающего регистра на примере выполнения его íà полевых МОП-транзисторах. Уровень сигнала, близкий к напряжению на шине 1 4 питания, принят за логическую 1, уровень сигнала, близкий к потенциалу шины

15 нулевого потенциала — за логичесKHA Out

f0

ЗО

Записанная информация хранится в ячейках регистра до поступления тактовых импульсов. Сдвиг информации осуществляется двумя тактовыми импульсами 11 и 12 уровня 1 иливышепоступающим на регистр поочередно.

Съем информации производится в интервалах между тактовыми импульсами

12 °

В отсутствие тактовых импульсов

МОП-транзисторы 9,6 и 7 заперты.

Первый тактовый импульс 11 открывает МОП-транзистор 9 на время, достаточное для заряда или разряда емкости цепи затвора МОП-транзистора 5 до уровня, близкого к уровню входного сигнала по шине 8. В дальнейшем напряжение на э атворе МОП-транэ истора 5 изменяется с постоянной времени, которая для MOII-транзисторов обычно составляет несколько сотен микросекунд или больше. Интервал между тактовыми импульсами по шинам

11, 12 и длительнос — ü второго тактоного импульса по шине 12 выбираются достаточно малыми, чтобы к моменту снятия импульса по шине 12 этот уровень не успел существенно измениться. Так как до подачи второго тактового импульса по шине 12 МОП-транзисторы

6 и 7 закрыты, то МОП-транзистор 5 не оказывает влияния на состояние триггера.

Второй тактовый импульс по шине

12 открывает МОП-транзисторы 6 и 7, в результате чего на выходе 10 ус— танавливается уровень 0, а МОПтранзистор 1 закрывается, Если на шину 8 поступает 0, то закрытый МОП-транзистор 5 не оказывает влияния на состояние триггера и после открывания МОП-транзисторов б и 7. После исчезновения импульса по шине 12 в триггере будет записан 0

Если на выход разряда регистра поступает сигнал 1, МОП-транзистор 5 будет в проводящем состоянии, поэтому когда тактовый импульс по шине. 12 открывает МОП-транзисторы б и 7, уровень 0 устанавливается не только на выходе 10, но и на стоке

МОП-транзистора 1, а МОП-транзистор

4 закрывается.

Для записи 1 в триггер необходимо, чтобы ток в цепи МОП-транзисторов 2-5-7 существовал некоторое, время после исчезновения (или существенного уменьшения) тока в цепи

МОП-транзисторов 3-6-7. Это обеспечивает открывание МОП-транзистора 1 при запертом МОП-транзисторе 4. При снятии второго тактового импульса

12 МОП-транзистор 6 закрывается раньше чем МОП-транзистор 7..

Такая последовательность может быть достигнута несколькими путями.

Падение напряжения на МОП-транзисторе 7 создает смешение на истоке MOII736172 транзистора 6, повышая его пороговое напряжение. При необходимости пороговое напряжение МОП-транзистора 6 может быть повышено технологическим путем, например увеличением толщины слоя окисла под его затвором. Большее пороговое напряжение МОП-транзистора 6 по сравнению с МОП-транзистором

7 обеспечивает требуемую последовательность закрывания этих транзисторов во время действия заднего фронта так1ового импульса по шине 12.

Этот же эффект может быть достигнут, если второй тактовый импульс по шине 12 с затвора МОП-транзистора

6 подать на затвор МОП-транзистора

7 через элемент задержки, например 15 через шину с повышенными распределительными сопротивлением и емкостью, или через постоянно открытый МОПтранзистор 13, образующий интегральную цепочку совместно с емкостью цепи 20 затвора МОП-транзистора 7.

В описанном регистре приведен известный вариант статического потенциального триггера, в котором МОПтранзисторы 2 и 3 применены в качестве нагрузочных резисторов, а остальные МОП-транзисторы — в качестве переключателей. Очевидно, что регистр допускает реализацию и на других схемах статических потенциальных триггеров. С учетом ограничений, упомянутых в описании, он может также быть выполнен и на других элементах-транзисторах, реле и т.д. Однако интегральное исполнение на по- S левых транзисторах представляется наиболее- целесообразной его реали эацией.

Формула изобретения

1. Двухтактный сдвигающий регистр, содержащий два переключающих МОП- 40 транзистора, истоки которых. соединены с шиной нулевого потенциала, стоки соединены с истоками нагрузочных

МОП-транзисторов, стоки и затворы которых подключены к шине питания, и стоки входных МОП-транзисторов, истоки которых соединены со стоками стабилизирующего МОП-транзистора, исток которого подключен к шине нулевого потенциала, затвор первого переключающего МОП-транзистора подключен к стоку второго, а затвор второго переключающего МОП-транзистора — к стоку первого, о т л и ч а юшийся тем,что, с целью упрощения регистра, он содержит, ключевой

MOII-транзистор, затвор одного из входных МОП-транзисторов соединен с одной иэ тактовых шин и с затвором стабилизирующего МОП-транзистора, затвор ключевого МОП-транзистора соединен с другой тактовой шиной, исток — с затвором другого входного МОП-транзистора, сток — с входной шиной.

2. Регистр по п.1, о т л и ч а юшийся тем, что он содержит эле-. мент задержки, выполненный, например, в виде МОП-транзистора, исток и сток которого соединен соответственно с затворами стабилизирующего и одного из входных МОП-транзисторов, а затвор с шиной питания.

Источники информации, принятые во внимание при экспертизе

1 ° . Электроника, р 17, 40

1967, с.53-54..

2. Каталог МОП интегральные схемы, 1967, с.15, микросхема 1 (прототип).

736172

Составитель H.Загинайко

Техред И.Асталош

Гедактор А.Мотыль

Корректор Г Назарова.Заказ 2278/8 Тираж б62

UHHHIIH Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб.,д.4/5

Подписное

Филиал ППП Патент, г,ужгород, ул,Проектная,4