Запоминающее устройство с самоконтролем

 

Союз Советских

Социалистических республик (<»736177

Ф"

К АВТОРСКОМУ СВИДЕТЕЛЬСТРУ

«« (61) Дополнительное к авт. свил-ву (22) Заявлено 09.11.77 (2! ) 2541249/!8-24 (5l )M. )(л. б !1 С 29/00 с присоединеннееее заявки Р&

ГооудврстввнвьеИ комитет (23) Прноритет по аелам вэобретеиий к открытий

Опубликовано 25.05,80. Бюллетень ¹ !9

Дата опубликованнее описания 28.05.80 (53) УДК

681.327.6 (088.8) Л. Н. Бандуровская, К. Г. Вълков гр-и НРБ, А. В. Городний, В. И. Корнейчук, Е. H. Сосновчик и В. В. Hhepoa 72) Авторы изобретения

Киевский ордена Ленина политехнический институт им. 50-летич

Великой Октябрьской социалистической революции (7!) Заявитель (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ

Изобретение относится к запоминающим устройствам.

Известно запоминающее устройство с само,контролем, содержащее накопитель, регистры адреса и слова, блок управления„блок контроля (1).

Недостатком этого устройства являются большие аппаратурные затраты.

Наиболее близким техническим решением к изобретению является запоминающее устЕO ройство с самоконтролем, содержащее накопитель, подключенный к регистру адреса и регистру слова, соединенному с блоком контроля и блоком кодирования, блок управления, блок декодирования (2). Однако реализация коррекЕ5 тирующих кодов, исправляющих многократные ошибки, требует значительной избыточности памяти, т.е. числа дополнительных разрядов для исправления ошибок и больших аппара-. турных затрат на блоки кодирования и декодирования, что снижает надежность устройства.

Если подавляющее большинство ошибок вызвано отказами типа генератор "0" и генератор "1"., то коррекция ошибок может быть осуществлена с меньшей избыточностью накопителя.

Целью изобретения является повышение надежности устройства при коррекции многократных ошибок.

Достигается это тем, что запоминающее устройство содержит регистр сдвига, элементы И, коммутатор и последовательно соединенные дополнительные накопители, вход одного из которых соединен с выходом регистра адреса, выход другого дополнительного накопителя подключен к первому входу коммута тора, вход регистра сдвига соединен с выходом блока управления, а выход — с вторым входом коммутатора, выход которого подключен к одному из входов регистра слова, входы элементов И соединены с выходами регистра слова, а выходы — с выходами устройства.

На чертеже изображена блок-схема предлагаемого устройства.

Устройство соцержит регистр адреса 1 с входами 2, накопитель 3 с входами 4 и вы ходами 5, последовательно соединенные дополнительные накопители 6 и 7, имеющие

736177 входы соответственно 8 и 9, коммутатор

10, Р-разрядный регистр сдвига 11, регистр слова 12, блок кодирования 13, имеющий вход 14, элементы И 15, выходы которых соединены с выходами 16 устройства, блок контроля 17 и блок управления 18, Вхэд 8 накопителя 6 соединен с выходом регистра 1. выход накопителя 7 подключен к первому входу коммутатора 10. Вход регистра I l соедлинен с выходом блока 18, а выход — с вто- rg рым входом коммутатора 10, выход которого подключен к одному из входов регистра 12.

Входы элементов И 15 соединены с выходами регистра 12.

Запоминающее устройство работает следующим образом. На входы 2 регистра адреса 1 подается адрес ячейки, к которой необходимо обратиться, В режиме проверки накопителя 3, например с помощью специальных программ, определяются управляющие коды ком- 2О мутатора 10, коворые записываются в дополнительном накопителе 7, а их адрес в этом накопителе фиксируется в дополнительном накопителе б, при чем для каждой i ячейки накопителя 3 имеется соответствующая ячейка до- з5 полнительного накопителя 6.

При обращении к накопителю 3 выбирается содержимое соответствующей ячейки дополнительного накопителя 6, которое является адресом обращения к дополнительному накопите- зо лю 7, управляющий код коммутатора 10 подключает соответствующИе выходы регистра

ll к разрядам регистра слова 12 в соответствии с управляющим кодом коммутатора

10. В числовом канале считанное из накопители 3 слово по запрашиваемому адресу поступает на блок контроля 17, который обнаруживает Р + 1 отказ, возбуждает соответствующие выходы блока управления 18. Если ошибки ис обнаружены, блок управления 18 вьщает соот- 40 ветствующие сигналы иа элементы И 15 и информационное слово считывается иа выходы

16. В противном случае возбуждаются соответствующие выходы блока 17, которые анализируются блоком управления IR и разрешают последовательное подключение "1" регистра 11 к счетным входам тех разрядов регистра слова

12, которые обозначены управлякицим кодом коммутатора 10, как отказавшие разряды. В случае, если изменение содержимого очередного Ы разряда на противоположное уменьшает число возбуждающих выходов блока 17 (шии ииди4 каций кратности отказов) при проверке содержимого регистра слова 12, блок управления 18 инициирует подключение следующего разряда регистра 11 к регистру слова 12. В противном случае восстанавливается первоначальное значение этого разряда в регистре слова 12 и только после этого происходит подключение следующего разряда. После последовательного подключения всех разрядов, указанных управляющим кодом коммутатора 10, результат проверк.а содержимого регистра слова 12 должен быть отрицательным (т.е. иет возбужденных выходов блока 17). Если есть возбужденные выходы блока 17, то появились новые отказы в режиме проверки накопителя

3 и считывание ие может быть продолжено, Таким образом в устройстве возможна коррекция Р + 1 отказов.

Описанное запоминающее устройство позволяет увеличить эффективную емкость памяти и повысить надежность устройства при коррекции многократных ошибок, Формула изобретения

Запоминающее устройство с самоконтролем. содержащее накопитель, подключенный к регистру адреса и регистру слова, соединенному с блоком контроля и блоком кодирования, и блок управления, о т и н ч а ю щ е е с я: тем,. что, с целью повышения надежности усгройства, оио содержит регистр сдвига, элементы И, коммутатор и последовательно соединенные дополнительные накопители, вход одного из которых соединен с выходом регистра адреса, выход другого дополнительного накопителя подключен к первому входу коммутатора, вход регистра сдвига соединен с выходом блока управления, а выход — со вторым входом коммутатора, выход которого подключен к одному из входов регистра слова, входы элементов И соединены с выходами регистра слова, а выходы — с выходами устройства.

Источники информации, принятые во внимание при экспертизе

1. Патент Великобритании И 1158010, кл. 6. 4 С, 1969, 2. Хетагуров Я. А., Руднев Ю. П. Повышение надежности цифровых устройств методами избыточного кодирования. М., "Энергия"

1974, с, 224-229 (прототип).

736177

Составитель В. Рудаков

Техред Я.Бирчак Корректор М.Выгула

Редактор Е. Гончар

Заказ 2434/41

Филиал ППП "Патент", r. Ужгород, ул. Проектная,-4

Тираж 662 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий.113035, Москва, Ж-35, Раушская наб., д. 4/5