Формирователь равновесных кодов

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (1 i) 744 526

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 07.07.76 (21) 2379702/18-24 с присоединением заявки №вЂ” (51) М.к . б 06F 1/02 (43) Опубликовано 30.06.80. Бюллетень № 24 (45) Дата опубликования описания 30.06.80 (53) УДК 681.325 (088.8) по делам изобретений и открытий (72) Авторы изобретения

А. А. Самусев и В. H. Снисарь (71) Заявитель (54) ФОРМИРОВАТЕЛЬ РАВНОВЕСНЫХ КОДОВ

Государственный комитет (23) Приоритет

Предлагаемое изобретение относится к области цифровой вычислительной техники и может быть использовано при построении контрольно-испытательных устройств.

Известно устройство (1) для формирова- 5 ния кодов постоянного веса, содержащее регистр сдвига, элементы И и ИЛИ и блок управления, в которых выходы регистра сдвига подключаются к выходным шинам, а выходы блока управления — ко входам 10 соответствующих триггеров регистра сдвига, Наиболее близким устройством к изобретению является устройство (2), содержащее счетчик импульсов, первую группу элементов И, первые входы которых подключены 15 к выходам счетчика соответственно, дешифратор, Недостатком известного устройства является возможность формирования кодов только одного веса. 20

Цель изобретения — расширение функциональных возможностей путем обеспечения возможности формирования последовательности равновесных кодов с управляемым весом и повышение помехоустойчивости. 25

Указанная цель достигается тем, что устройство содержит фундаментальный симметрический многополюсник, входы которого соединены с выходами счетчика, вторую группу элементов И и многовходовый эле- 30 мент ИЛИ, входы которого соединены с выходами элементов И второй группы, а выход — с вторыми входами элементов И первой группы, вторые входы элементов И второй группы соединены с соответствующими выходами дешифратора.

Фундаментальный симметрический многополюсник содержит дешифратор и комбинационные сумматоры, входы первого и второго комбинационных сумматоров являются входами фундаментального симметрического многополюсника, выходы переносов которых подключены ко входам третьего комбинационного сумматора, выход суммы второго комбинационного сумматора соединен с одним из входов первого комбинационного сумматора, выход суммы первого комбинационного сумматора, выход суммы и переноса третьего комбинационного сумматора соединены со входами дешифратора, выходы которого являются выходами фундаментального симметрического многополюсника.

На фиг. 1 представлена структурная схема устройства; на фпг. 2 — пример реализации фундаментального симметрического многополюсника.

Схема (фиг. 1) содержит входную клемму 1 счетчика, счетчик 2 импульсов, выходные шины 3 формирователя равновесных кодов, первую группу элементов И 4, фун744526 даментальный симметрический многополюсник 5, входные клеммы б управления, дешифратор 7, вторую группу элементов И 8, многовходовый элемент ИЛИ 9.

Схема на фиг. 2 содержит выходы 10, дешифратор 11, комбинационные сумматоры

12, входы 13 фундаментального симметрического многополгосннка, выходы 14 суммы комбинационных сумматоров, выходы 15 переноса комбинационных сумматоров.

Фундаментальный симметрический многополюсник 5 для и переменных имеет в качестве своих выходных функций все фундаментальные симметрические функции и переменных.

Фундаментальная симметрическая функция принимает значение, равное едннице.,на всех тех и только тех наоорах аргументов, которые содержат определенное число единиц.

Таким образом, на соответствующем выходе фундаментального симметрического многополюсника и только на нем устанавливается высокий уровень напрягкения только при тех входных кодах, которые содержат определенное количество единиц.

Ко входам элементов И 8 подключены также выходы многополюсника 5 и дешифратора 7, на которых устанавливаются единичные уровни напряжения только при установках на входах многополюснпка кодоз, содержащих определенное количество единиц, а на входах дешифратора — двоичного числа, выражающего это количество единиц.

Формирователь работает следующим образом.

Предварительно на входных клеммах б управления устанавливается двоичное число, равное весу равновесных кодов, последовательность которых предполагается формировать. При этом на соответствующем выходе дешифратора установится высокий уровень напряжения, который поступает также на второй вход одного из элементов И 8 второй группы.

На входную клемму 1 подаются тактовые импульсы. Счетчик 2 считает тактовые импульсы. При этом на выходах счетчика и на входах многополюсника 5 и элементов

И 4 первой группы формируется полная последовательность двоичных кодов.

На соответствующем выходе многополюсника 5 будет появляться высокий уровень напряжения всякий раз, когда на его входах будет сформирован двоичный код, содержащий определенное количество единиц.

При этом высокий уровень напряжения подается на первый вход одного из элементов

И 8 второй группы. Высокий уровень напряжения с выхода открытого элемента И 8 через многовходовый элемент ИЛИ открывает элементы И 4 первой группы, разрешая прохождение кода с определенным заданным количеством единиц (весом), сформ,:.5

65 рованным на выходах счетчика 2, на выходные шины 3.

Выходы дешифратора 11 являются выходами 10 многополюсника, а входы соединены с выходами комбинационных сумматоров 12, соединением которых между собой обеспечивают параллельный счет количества единиц, поданных на входы 13 мпогополюсника. При этом выход 14 суммы второго сумматора соединен с одним пз входов первого сумматора, выход 15 перснсс". которого вместе с выходом переноса второго сумматора связан со входами третьсго сумматора, выход суммы и переноса которого вместе с выходом суммы первого сумматора соединены со входами дешифратора 11. Свободные входы первого и второго сумматоров соединены со входами 13 многополюсника.

Фундаментальный симметрический много полюсник 5 работает следующим образом.

На входы 13 подается произвольное двоичное число, например 10100. На выходе 14 суммы второго и, следовательно, па входе первого сумматора установится логическая единица. Так как на входах первого сумматора будет уже две логические единицы, то на его выходе 15 переноса и на одном из входов третьего сумматора установится логическая единица, благодаря которой на выходе 14 третьего сумматора установится тоже логическая едгш.ща. На входах же дешифратора 11 установится двоичное число

010. Такое двоичное число будет появляться на входах дешифратора каждый раз, когда в двоичном числе, подаваемом на входы 13, содержатся только две логические единицы (как в приведенном примере—

10100) независимо от расположения логических единиц и, следовательно, только на одной и той же выходной шине дешифратора и на одном и том же выходе 10 многополюсника каждый раз будет появляться высокий уровень напряжения (логическая единица).

Формирователь может быть построен для формирования кодов любой разрядности.

Для построения формирователя кодов с постоянным весом схема существенно упрощается. В этом случае выходной функцией фундаментального симметрического многополюсника должна быть только одна фундаментальная симметрическая функция п переменных, принимающая значение, равное единице на всех тех наборах аргументов, которые содержат число единиц, равное весу кода. Вместо фундаментального симметрического многополюсника в этом случае можно использовать пороговую схему или, в простейшем случае, пороговый элемент, реализующий ту же функцию. При этом выход пороговой схемы можно соединить, минуя элементы 8 и 9, с первыми входами элементов И 4. Дешифратор, элементы И 8 и элемент ИЛИ 9 можно не использовать.

744526

Таким образом, формирователь обеспечивает формирование кодов с любым, (управляемым) весом, что расширяет круг решаемых задач, а именно: например, дает возможность формировать тестовые или имитационные коды не,только дчя. одйого определенного типа устройств, но и для устройств других типов.

Известные формирователи позволяют формировать коды с постоянным заданным весом, что дает возможность, например, проверять работоспособность устройств только одного типа. При этом количество элементов и соединения в схеме зависят от веса кодов. При другом весе кода количество элементов и соединения в схеме будут другими. То есть для формирования последовательности кодов с другим весом необходимо по существу строить новый формирователь, что требует значительных материальных затрат и затрат времени. Построить формирователь с управляемым весом, используя структуру (способ построения) известных формирователей, затруднительно.

Благодаря такой структуре и простоте схемы повышается надежность работы и помехоустойчивость, При ложном срабатывании счетчика невозможна выдача ложных кодов, так как выдача кода на выходные шины происходит тогда, когда на выходах счетчика сформирован этот код. В известных формирователях при ложном срабатывании триггера регистра сдвига формируется последовательность ложных кодов.

Формула изобретения

1. Формирователь равновесных кодов, содержащий счетчик импульсов, первую группу элементов И, первые входы которых подключены к выходам счетчика соответственно, дешифратор, отличающийся тем,,что, с целью расширения функциональных возможностей путем обеспечения возможности формирования последовательности рав5, Новесных кодов с управляемым весом и повышение помехоустойчивости, он содержит фундаментальный симметрический многополюсник, входы которого соединены с выходами счетчика, вторую группу элементов И

I0 Й многовходовый элемент ИЛИ, входы которого соединены с выходами элементов И второй группы, а выход соединен с вторыми входами элементов И первой группы, вторые входы элементов И второй группы сое15 динены с соответствующими выходами дешифратора.

2. Формирователь по п. 1, о т л и ч а юшийся тем, что фундаментальный симметрический многополюсник содержит дешиф20 ратор и комбинационные сумматоры, входы первого и второго комбинационных сумматоров являются входами фундаментального симметрического многополюсника, выходы переносов которых подключены ко входам

25 третьего комбинационного сумматора, выход суммы второго комбинационного сумматора соединен с одним из входов первого комбинационного сумматора, выход суммы первого комбинационного сумматора, выход з0 суммы и переноса третьего комбинационного сумматора соединены со входами дешифратора, выходы которого являются выходами фундаментального симметрического многополюсника, .З5 .. Источники информации, принятые во внимание при экспертизе

1, Авторское свидетельство СССР

М 419883, кл. G 06F 1/02, 1972.

2. Авторское свидетельство СССР

40 М 238886, кл. G 06F 5/00, 1969 (прототип).