Преобразователь кода из системы остаточных классов в позиционный код

 

ОПИСАНИЕ

ИЗОБРЕТЕНИ8 1744549

Союз Советскик

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 310378 (213 2596738/18-24 (53) М. Кл.

G 06 Р 5/02 с присоединением заявки ¹ (23) Приоритет

Государствеииый комитет

СССР по делам изобретений и открытий

Опубликовано 300680. Бюллетень ¹ 24

Дата опубликования описания 3006.80 (53) УДК681.325.5 (088. 8) 4 (72) Авторы изобретения

В.М.Амербаев, Э.И.Альзамарова, А.A.Áoðoäèí и Б.Е,Петухов (71) Заявитель (54) ПРЕОБРАЗОВАТЕЛЬ КОДА ИЗ СИСТЕМЫ ОСТАТОЧНЫХ

КЛАССОВ В ПОЗИЦИОННЫЙ КОД

Изобретение относится к вычислительной технике и предназначено для преобразования кодов, заданных в системе остаточных классов (СОК), в 5 позиционный код.

Известно устройство для кодирования комплексных чисел на цифровых вычислительных машинах и способ для кодирования комплексных чисел (1!.

Недостатком способа является то, что введение только лишь комплексных оснований уменьшает диапазон представимых в ЦВМ комплексных чисел, а также невозможность осуществлять преобразование комплексных чисел из системы остаточных классов в позиционный код.

Наиболее близким к предлагаемому является преобразователь кода из системы остаточных классов в позиционный код, содержащий входной регистр для запоминания остатков числа A по соответствующим модулям; устройство для хранения констант по каждому модулю, состоящее из долговременных запоминающих устройств для каждого модуля; пирамиду из сумматоров, объединенных в группы по каждому модулю и предназначенных для 30 суммирования каждых двух входных остатков, представленных в двоичном коде, по соответствующему основанию; двоичные сумматоры для суммирования двух входных чисел, представленных в двоичном коде, по основанию, формирователи переносов, анализатор величины модульной суммы, элементы И, элемент ИЛИ, выходной регистр f.2).

Работа известного преобразователя осуществляется следующим образом.

Код числа А, для которого необходимо выработать полиадическое представление или ранг, принимается на входной регистр. Выходные сигналы входного регистра подаются на входы устройства для хранения констант. Адре сом для обращения в таблицу констант служит..двоичный код остатка, записанный на входном регистре по соответствующему основанию.

Двоичные коды остатков с выходов запоминающих устройств поступают на сумматоры по соответствующим модулям.

Сигналы переполнения с сумматоров поступают на входы двоичных сумматоров. На входы этих двоичных сумматоров поступают также сигналы с выходов формирователей переносов.

744549

Таким образом, на выходах сумматоров вырабатываются (х< ° ° ., х„) двоичные коды цифр полиадического представления числа А, который записывается в выходной регистр. Младшая цифра преобразованного числа А вырабатывает» ся на выходе таблицы констант и за писывается так же в выходной регистр, а. также на формирователь переноса.

Сигнал переполнения с выхода формирователя переноса поступает на входы формирователей переноса и сумматора следующей группы сумматоров. двоичный код с выхода сумматора поступает на вход формирователя перенос.а и сумматора следующей группы сумматоров и т.д. На вход анализатора по-, 15 ступает двоичный код с выхода сумматора. На выходе анализатора вчрабатываются управляющие сигналы (у и щ ), которые подаются на входы элементов И. На вторые входы эле- Щ ментов И поступает двоичный код числа с выхода двоичного сумматора, на вторые нходы элементов И поступает двоичный код числа с выхода двоичногб сумматора. С выходов элементов И сигналы поступают на входы элемента

ИЛИ, который выдает двоичнйй код ранга входного числа A .

Недостаток данного преобразователя — отсутствие возможности преобразования комплексных чисел иэ системы остаточных классов (СОК) в позиционный код.

Цель предлагаемого изобретения расширение функциональных возможностей за счет воэможности преобразования комплексных чисел. " " поставленная цель достигается тем, что преобразователь кода .иэ системы остаточных классов в позиционный код, содержащий группу регист- 40 ров остатков числа по комплексным основаниям, сумматоры модульной суммы, блок хранения базисных чисел и выходной регистр, действительной части числа, содержит группу РегистРов остатков числа по комплексно-сопряженным основаниям, сумматоры модульной разности по числу оснований числа в системе остаточных классон, сумматоры модульного произведения действительной части комплексных оснований, сумматоры модульного произведения мнимой части, сумматоры составного произведения действительной части, сумматоры составного произведения мнимой части по числу оснований в систе- 55 ме остаточных классов, сумматор позиционного кода действительной части, > сумматор позиционного кода мнимой части, блок хранения обратных базисных чисел и блок хранения обратййх коэффи-щ циентон, содержащие долговременные запоминающие узлы по числу оснований системы в остаточных классах, выходной регистр мнимой части,. причем группа входов Регистров груйпы регистров остатков числа по комплексным основаниям является первой группой входов преобразователя, группа входов регистров группы регистров остатков числа по комплексно-сопряженным основаниям являются второй группой входов преобразователя, выходы выходного регистра действительной части являются первой группой выходов преобразователя, выходы выходного регистра мнимой части являются второй группой выходов преобразователя, выходы каждого регистра группы регистpos остатков числа по комплексным основаниям и каждого регистра группы регистров остатков числа по комплексно-сопряженным основаниям подсоединены соответственно к первому и второму входам соответствующего сумматора модульной суммы и соответствующего сумматора модульной разности по данному основанию, выход каждого сумматора модульной суммы подключен к первому входу соответствующего сумматора модульного про-. изведения действительной части, второй вход которого подсоединен к выходу соответствующего долговременного запоминающего узла блока хранения обратных базовых чисел, выход каждого сумматора модульной разности подключен к первому входу соответстнующего сумматора модульного произведения мнимой части, второй вход которого подсоединен к выходу соответствующего долговременного запоминающего узла блока хранения обратных коэффициентон,ныход каждого сумматора модульного произведения действительной части подключен к первому входу соответствующего сумматора составного произведения цействительной части, второй вход которого подсоединен к выходу соответствующего долговременного запоминающего узла блока хранения базисных чисел, выход каждого сумматора модульного произведения мнимой части подсоединен к первому нходу соответствующего сумматора составного произведения мнимой части, второй вход которого подсоединен к выходу соответствующего долговременного запоминающего узла блока хранения базисных чисел, выходы сумматоров составных произведений действительной части связаны с соответствующими входами сумматора позиционного кода действительной части, выход которого подключен ко входу выходного регистра действительной части, выходы сумматоров составных произведений мнимой части подсоединены к соответстнующим входам сумматора позиционного кода мнимой части, выход которого связан со входом выходного регистра мнимой части.

На чертеже изображена схема предлагаемогО уотрбИства."

Устройство содержит группу входных регистров 1 остатков числа по

744549 входы сумматоров 12 составного произведения мнимой части.

Выходные сигналы сумматоров 12 поступают на входы сумматоров 13 позиционного кода мнимой части. На выходах сумматора 13 вырабатываетсядвоичный код мнимой части комплексного числа, который записывается в выходной регистр 14.

Технико-экономический эффект от использования изобретения заключается в том, что оно позволяет упростить обработку комплексных чисел на ЦВИ, что является важным, так как решение очень многих задач электротехники, аэро- и гидродинамики и т.д. принципиально связано с методами функций комплексного переменного.

B устройстве комплексное число представлено по попарно-сопряженным комплексным основаниям. Это позволяет обрабатывать в ЦВИ комплексные числа, расположенные на комплексной плоскости в квадрате, стороны кото рого равны корню квадратному из нормы основания и параллельны осям координат на комплексной плоскости, что увеличивает диапазон обрабатываемых в ЦВИ комплексных чисел.

В устройстве. комплексное число может быть представлено в СОК в виде отдельного вычета по каждому основанию, что является черезвычайно важным и удобным, так как не выделена отдельно действительная и мнимая часть комплексного числа. Это поэволяет осуществлять перевод комплексного числа из СОК в позиционный код беэ обращения к специальным поднрограммам, следовательно увеличивается производительность UBN в два раза; снижается сложность алгоритмов обработки комплексных чисел; снижается вероятность появления ошибок при проведении вычислений на ЦВМ.

Формула изобретения

Преобразователь кода из системы остаточных классов в позиционный код, содержащий группу регистров остатков числа по комплексным основаниям, сумматоры модульной суммы, блок хранения базисных чисел и выходной регистр действительной части числа, о т л ич а ю щ и и с sr, тTе мM,, ч тTо, с целью z расширения функциональных возможностей преобразователя за счет воэможности преобразования комплексных чисел, он содержит группу регистров остатков числа по комплексно-сопряженным основаниям, сумматоры модульной разности:. по числу оснований числа в системе остаточных классов, сумматоры модульного произведения действительной части комплексных оснований, сумматоры модульного произведения комплексным основаниям, группы вход-, ных регистров 2 остатков числа по комплексно-сопряженным основаниям, группы сумматоров 3 действительной части, соответствующие каждому модулю оснований, содержащие сумматоры

4 модульной суммы, сумматоры 5 модульного произведения действительной части, сумматоры б составного произведения действительной части; сумматор 7 позиционного кода действитель-1О ной части, выходной регистр 8 действительной части, блоки 9 сумматоров мнимой части, соответствующие каждому модулю оснований, содержащие сумматоры 10 модульной разности, сумматоры 11 модульного произведения мнимой части, сумматоры 12 составного произведения мнимой части, сумматор

13 позиционного кода мнимой части, "выходной регистр 14 мнимой части; блок 15 хранения базисных чисел, блок 16 хранения обратных базисных чисел, блок 17 хранения обратных коэффициентов, выполненные на односторонних долговременных запоминающих устройствах 18 для каждого модуля. 25 Устройство работает следующим образом.

Комплексное число Е,представленное в СОК своими остатками (а1, ...,ад) по комплексным основаниям (P Рр) 30 поступает на группу входных регистров 1, а также, представленное своими остатками (Ь1,..., b„) по комплексносопряженным основаниям (Р1, ..., Р„) на группу входных регистров 2. Двоич- 35,. ные кода остатков числа с выходов групп входных регистров 1,2 поступают на соответствующие входы сумматоров 4 модульной суммы и на соответствующие входу сумматоров 10 модульной разности.

Выходные сигналы сумматоров 4 и двоичные коды с выходов блока 16 хранения обратных базисных чисел поступают на входы сумматоров 5 модульного произведения действительной части, Выходные сигналы сумматоров 5 и двоичные коды с выходов блока 15 хранения базисных чисел поступают

I на входы сумматоров б составного произведения действительной части, Выходные сигналы сумматоров б поступают на входы сумматора 7 позиционного кода действительной части.

На выходах сумматора 7 вырабатывается двоичный код действительной 55 части комплексного числа 2, который записывается в .выходной регистр 8 °

Выходные сигналы сумматоров 10 и двоичные коды с выходог блока 17 хранения обратных коэффициентов Ц) поступают на входы сумматоров ll модульного произведения МННМоА части, Выходные сигналы сумматоров 11 и двоичные коды с выходов блока 15 хранения базисных чисел поступают на 65

744549

1 мнимой части, сумматоры составного произведения действительной части, сумматоры составного произведения мнимой части по числу оснований в системе остаточных классов, сумматор позиционного кода действительной 5 части, сумматор, позиционного кода мнимой части, блок хранения-обратных базисных чисел и блок хранения обратных коэфФициентов, содержащие долговременные запоминающие !

О узлы по числу оснований системы в остаточных классах, выходной регистр мнимой части, причем группа входов регистров группы регистров остатков числа по комплексным основаниям являются первой группой входов преобразователя", группа входов регис гров группы регистров остатков числа по кОмплексно-сопряженным основаниям являются второй группой входов преобразователя, выходы выходного ре- 20 гистра действительной "части являются первой группой выходов преобразователя, выходы выходного регистра мнимой части являются второй группой выходов преобразователи, выходы каждо- 25 го регистра группы регистров остатков числа по комплексным основаниям и каждого регистра группы регистров остатков числа по комплексно-сопряженным основаниям подсоединены соот- 30 ветственно к первому и второму входам соответствующего сумматора модульной суммы и соответствующего сумматора модульной разности по данному основанию; выход каждого сумма- 35 тора модульной суммы подключен к первому входу соответствунлцего суммато" ра модульного произведения действительной части, второй вход которого подсоединен к выходу соответствующего долговременного запоминающего узла блока хранения обратных базовых чисел, выход каждого сумматора модульной разности подключен к первому входу соответствующего сумматора модульного произведения мнчмой части, второй вход которого подсоединен к выходу сост ветствующего долговременного запоминающего узла блока хранения обратных коэффициентов, выход каждого сумматора модульного произведения действительной части подключен к первому входу соответствующего сумматора составного произведения действительной части, второй вход которого подсоединен к выходу соответствующего долговременного запоминающего узла блока хранения базисных чисел, выход каждого сумматора модульного произведения мнимой части подсоединен к первому входу соответствующего сумматора составного произведения мнимой части, второй вход которого подсоединен к выходу соответствующего долговременного запоминающего узла-блока хранения базисных чисел, выходы сумматоров составных произведений действительной части связаны с соответствующими входами сумматора позиционного кода действительной части, выход которого подключен ко входу выходного регистра,цействительной части, выходы сумматоров составных произведений мнимой части подсоединены к соответствующим входам сумматора позиционного кода мнимой части, выход которого связан со входом выходного регистра мнимой части.

Источники информации, принятые во внимание при экспертиза

1, Заявка Ф Г М 1549376, кл. G 06 F 5/02, 1973.

? . Авторское свидетельство СССт

Р 328448, кл. G 06 F 5/92, 1972 (прототип) .

744549

Составитель В. Субботин

Редактор М. Недолуженко Техред О. Андрейко Корректор В.Синицкая

Заказ 3792/11 . Тираж 751 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж 35, Раушская наб., д. 4/5

Филиал ППП Патент, г.Ужгород, ул.Проектная,4