Устройство для контроля оперативной памяти

Авторы патента:

G11C29 - Контроль запоминающих устройств на правильность их работы

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (.оюз Советских

Соцналнстнческнк

Реслублнк рц744735 (61) Дополнительное к авт. сеид-ву (22) Заявлено 0601,78 (21) 2568023/18-24 с присоединением заявки ¹ (5!)М. Кл.2

G 11 С 29/00

Госуаарствеииый комитет

СССР по делам июбретеиий и открытий (23) Приоритет

Опубликовано 300680. Бюллетень ¹ 24 (53) УДК 681.317 (088. 8) Дата опубликования описания 3006.80 (72) Автор иэобретения

И.В.Лябин (71) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ОПЕРАТИВНОЙ

ПАМЯТИ

Изобретение относится к области запоминающих устройств.

Известно устройство для контроля оперативной памяти, содержащее блок формирования адресов, блок анализа, блок сравнения и блок регистрации (1).

Недостатком этого устройства являются большие аппаратурные затраты. . Иэ известных устройств наиболее близким техническим решением к данному изобретению является устройство для контроля оперативной памяти, . содержащее схему сравнения, первый и второй вход которой подключены к первому и второму входам устройства, усилители, формирователи управляющих сигналов, программируемые источники питания. Входы и выходы этого устройства подключены через- интер- фейс к ЭВМ (2) .

Известное устройство позволяет контролировать блоки оперативной памяти (ОП) методом диагностических таблиц на смоделированном временном цикле обращения к блоку ОП.

Недостатком этого устройства является невысокая скорость контроля из-за необходимости задания условий от ЭВМ на каждом такте диагностичес- 3р

1 кой таблицы, а также невозможность контроля динамических параметров блоков ОП, зависящих от последовательной смены произвольных адресов обращения к ОП.

Целью изобретения является повышение быстродействия устройства.

Поставленная цель достигается тем, что устройство содержит реверсивный счетчик, группы элементов И, элементы НЕ и генератор импульсов, причем счетные входы реверсивного счетчика подключены к выходам элементов И первой группы, информационные входы вЂ” к третьему входу устройства, выходы реверсивного счетчика соединены с одним из выходов устройства, входами усилителей и первыми входами элементов И второй группы, выходы которых через элементы НЕ подключены к первому входу генератора импульсов, первые входы элементов И первой группы и формирователей управляющих сигналов соединены с выходом генератора импульсов, вторые входы элементов И и формирователей управляющих импульсов подключены ко входам устройства с четвертого по девятый, третий вход схемы сравнения

744735 устройства с четвертого по девятый, третий вход схемы сравнения соединен с выходом одного из формирователей управлякщих сигналов, а выход схемы сравнения подключен к третьему входу генератора импульсов.

Источники информации, принятые во внимание при экспертиэе

1. Авторское свидетельство СССР

9504250, кл. G 11 С 29/00, 1975.

2. ПатенТ США 93631229, кл. 340-172, 5, 1971 (прототип).

744735

Составитель В. Рудаков

Техред Ж. Кастелевич Корректор B . .Синицкая

Редактор Т.Горячева

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

Заказ 3671/7 Тираж 662 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Устройство для контроля оперативной памяти

Устройство для контроля памяти // 743039

Устройство для контроля регистров сдвига // 743038

Устройство для проверки магнитных матричных переключателей // 742941

Оперативное запоминающее устройство // 739659

Устройство для контроля памяти // 739658

Устройство для контроля памяти // 739657

Устройство для контроля постоянных блоков памяти // 736179

Устройство для сохранения информации в памяти при отключении питания // 736178

Запоминающее устройство с самоконтролем // 736177

Сдвигающий регистр // 2105357

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и системах управления

Ассоциативная запоминающая матрица // 2107955

Изобретение относится к вычислительной технике, в частности, к устройствам хранения информации, и может найти приме нение в специализированных системах хранения и обработки изображений, в ассоциативных параллельных процессорах при решении информационно-логических задач, задач поиска и сортировки данных, в устройствах обработки сигналов в реальном масштабе времени

Полупроводниковая интегральная схема и способ подачи на нее нагружающего напряжения // 2121176

Полупроводниковое запоминающее устройство // 2134916

Изобретение относится к полупроводниковому запоминающему устройству, содержащему схему обнаружения и исправления множественных ошибок

Тестирование содержимого памяти // 2155996

Способ записи в блок энергонезависимой памяти и устройство для его осуществления // 2178594

Изобретение относится к способам записи в энергонезависимую память и может быть использовано в приборах, осуществляющих хранение и обновление оперативной информации в процессе своей работы

Схемное устройство с испытательной схемой // 2183361

Изобретение относится к устройствам тестирования электронных элементарных схем и групповых линий соединений

Способ и устройство для автоматического определения необходимого высокого напряжения для программирования/стирания электрически стираемого программируемого полупроводникового постоянного запоминающего устройства // 2189083

Изобретение относится к средствам для программирования/стирания электрически стираемых программируемых полупроводниковых постоянных запоминающих устройств

Отказоустойчивое оперативное запоминающее устройство // 2211492

Изобретение относится к области автоматики и вычислительной техники

Электронное запоминающее устройство // 2216796

Изобретение относится к электронным запоминающим устройствам (ЗУ) с электрически программируемыми ячейками