Микропроцессор

 

Союз Советских

Социапистических респубпик (6l ) Дополнительное к авт, свид-ву (22) Заявлено 24.04.78 (2I ) 2607686/i8-24 с присоединением заявки № (23)приоритетОпубликовано 07.07.80 Бюллетень № 25

Дата опубликования описания 10 07 80

{51) М. Кл.

06 F 15/00

Государственный комитет

СССР ио делам изобретений и открытий (53) УДК 681.325 (088.8) Е. П. Балашов, Г. Я. Кузьмин, М. С. Куприянов и .Д. В. Пузанков (72) Авторы изобретения

Ленинградский ордена Ленина электротехнический институт имени В. И. Ульянова (Ленина) (7l ) Заявитель (54) МИКРОПРОЦЕССОР

Изобретение относится к вычислительной технике и может быть использовано для обработки данных в системах уттравления.

Известны процессоры, содержащие блок микропрограммного управления, арифмети- 5 чески логический блок, блок регистров)Я.

Недостатком известного процессора является ограниченность фуиищиональных возмоиностей, состоящая в управлении блоком регистров только с помсипьто мик то рокоманды. Отсутствие возмажносзм управления блоком регистров непосредствен но командой приводит к неэффективному использованито микропрограммной памяти. т5

Наиболее близким по технической cymности устройством является микропроцессор, который содержит центральный блок обработки давных, блок микропрограммно го управления, конвейерный регистр, блок микропрограммной памяти $2)

Недостатком данного микропрсцессора ивляется ограниченность функциональных .возможностей, заключающаяся в том, что

2 незффективное использование микропрограммной памяти сокращает чисдо опера ций (функций), реализуемых устройством.

Пезиьто изобретения является сокращение обьема оборудования.

Эта цель достигается тем, что микропроцессор, содержащий центральный блок обработки данных„первая, вторая и тре. тья круппы информационных входов котороро являизтся информационными входами устройства„а адресные и информационные выходы являтотся соответственно адресными и информационными выходами устройства, причем вторая группа информационньтх входов соединена со входами команды блока микропрограммного управления, вход переноса и вход правого сдвига центрального блока обработки данных соединены с выходом признаков блока микропрограммного управления, а выход переноса и выход правого сдвига центрального блока обработки данных соединены со входом признаков блош микро программного управления, адресные выхо3 74653 ды которого соединены с адресными входами блока микропрограммной памяти, первая группа разрядных выходов кОтОрО го соединена со входами управления адресом блока микропрограммного управле5 ния, вторая группа разрядных выходов соединена со входами конвейерного ре гистра, первый разряд.ный выход которого является управляющим ВыхОдОм Ipo6 ства, первая группа разрядных выходов 10 конвейерного регистра соединена со входами управления логикой флагов блока микропрограммного управления, вторая группа разрядных выходов - со входами маскирования центрального блока обработки данны2 у5 вход синхронизации которого является входом устройсжа и соединен со входами синхронизации конвейерного регистра и блока микропрограммного управления, содержит два регистра и элемент НЕ, причем инфор- 0 мационные входы первого регистра соединены с третьей группой разрядных выходов конвейерного регистра, вь ходы - со входами кода микрокоманды центрального блока обработки данных и выХодами второго регистра, информационные входы которого соединены со второй группой информацион- ных входов центрального блока обработки данных, а управляхОщий вход соединен со вторым разрядным выходом конвейерного 30 регистра и через злемент HE с управляющим входом первого регистра.

В устройстве организуется такой режим выполнения операций, при котором освобождается часть обьема блоКа миКропро?ъ- 55 раммой памяти, что позволяет реализовать дополнительный список операций.

На чертеже представлена блок-схема микропроцессора.

Микропроцессор содержит центральный 40 блок 1 обработки данных, информационные . вхс;ды 2,3 и 4 которого являются информационными входами микропроцессора, а выходы 5 и 6 являются соответственно адресными и информационными выходами микропроцессора, блок 7 микропрограммного управления(БМУ) 7, блок 8 микропрограммной памяти, конвейерный регистр

9 с выходом 10, вход 11 синхронизации, регистры 12 и 13, цемент 14 НЕ.

Микропроцессор работает следующим образом.

Подается синхросигнал на вход 11. С момента возникновения положительного фронта сиихросигннла начинается выпол нение текущей мйкрЖоманды, хранимой на конвейерном рМ истре 9, либо непосредственно кома щи, хранимой на реги2 ф стре 1 3> а также формирование адреса ,подачей группы разрядов микрокомнды, с выходов блока 8 микропрограммной памяти на входы управления адресом

БМУ 7, При возникновении заднего фронта синхросигнала очередная микрокоманда по сформированному в БМУ 7 адресу считывается из блока 8 микропрограммной памяти на конвейерный регистр 9.

При возникновении положительного фрон та синхросигнала цикл работы устройства повторяечся. Если на элемент 14 HE подается 1, то закрывается регистр 12, а отрывается регистр 13, что обеспечивает реализацию в цещральном блоке 1 микрокоманды, определяемой кодом комаа ды, хранимой на регистре 13, в противном случае на выходы кода микрокоманды центрального блока 1 подаечся код микрокомавны с конвейерного регистра 9 через регистр 12. Функция управления логикой флагов БМУ 7 определяется кодом, тюдаваемым с конвейерного регист ра 9 аа входы управления логикой флагов, и закл очаечся либо в установлении выбранного флага в соответствии со значением, подаваемым на вход признаков

БМУ 7, либо в выдаче содержимого выбранного флага илн значений «О и «1 на вых(щ признаков БМУ 7. Соединение выхода признаков БМУ 7 со входом правого сдвига центрального блока 1, а входа признаков с выходом правого сдвига поз воляет выполнять циклические сдвиги. Соединение входа признаков с выходом переноса и выхода призн>аков с входом переноса указанных выше блоков позволяет обрабатывать операнды с разрядностью

У превышающей разрядность центрального блока 1 (т.е. увеличивать точность вычислений). Выход 10 задает режим ра боты блока памяти (запись или чтение), подклкМеннрго адресными входами к адресным выходам 5 устройства. Выходы

6 исполь3уются в устройстве для записи информации в память или внешнее устройсЫб. Входы 2 и 4 используются для подВЖчения памяти и внешних устройств, в кбтбрых хранится информация, подлежащая обработке, а входы 3 - для подкпй ения памяти хранения программ.

РеаййзЖщя операций типа регистр-регис ф подачей байтов команды непосредственно в центральный блок 1 чере.з регистр 13 приводит к сокращению обьема блока 8 микропрог1раммной памяти.

Таким образом, использование Данного микропроцессора позволяет сократить

5 7465 обьем блока микропрограммной памяти, необходимой для реализации команд типа регистр-регистр, и использовать ее для размещения микропрограмм дополнительных команд, что расширяет функциональные возможности системы и сокращает обьем оборудования.

Формула изобретения щ

Микропроцессор, содержащий центральный блок обработки данных, первая, вторая и третья группы информационных входов которого являются информационными входами устройства, а адресные и информационные выходы являются соответственно адресными и ив шрмационными выхода ми устройства, причем вторая группа информщионных входов соединена со входа- zo ми команды блока микропрограммного управления, вход переноса и вход правого сдвига центрального блока обработки данных соединены с выходом признаков блоКе микропрограммного управления, а вы- 25 ход переноса и выход правого сдвщъ це.нтрального блока обраьожи данных соединены со входом признаков блока микропрограммного управления, адресные выхо ды которого соединены с адресными вхо- Зо дами блока микропрограммной памяти, первая группа разрядных выходов которого соединена со входами управления адресом блока микропрограммного управления, вторая группа разрядных выходов соединена со входами конвейерного регистра, первый разрядный выход которого является управляющим выходом устройства, первая груп

32 6 па разрядных выходов конвейерного регистра соединена со входами управления логикой флагов блока микропрограммного управления, вторая группа разрядных выходов - co j3xopaua маскирования центрального блока обраоотки данных, вход синхронизации которого является входом устройства и соединен со входами синхронизации конвейерного регистра и блока микропрограммного управления, о т л и ч аю шийся тем, что, с целью сокращения обьема оборудования, оно содержит два регистра и элемент НЕ, причем информационные входы первого регистра соединены с третьей группой разрядных выходов конвейерного регистра, выходы — со

Входами кода микрокоманды центрального блока обработки данных и выходами второго регистра, информационные входы которого соединены со второй группой m8формационных входов центрального блока обработки данных, а управляющий вход соединен со вторым разрядным выходом конвейерного регистра и через элемент

НЕ с управляющим входом первого разряда.

Источники информации, принятые во внимание при экспертизе

1. Процессор ЭВМ EC-1020. Под ред. А. М. Ларионова, М., «Статистика«, 1975.

Ратнер, Корнет и Гофф. Вычисли« тельные модули в виде биполярных ЕиСновая эра в проектировании цифровой ап паратуры. Электроника", 1974, 34 18, с. 25 - 36 (прототип).

746532

40, I

Составитель Г. Пономарева

Редактор С. Тарацвнко Техред Ж. Кастедевич Корректор Ю. Макаренко

Заказ 4 104/18 Тираж 751 Подписное

ОНИИПИ Государственного комитета СССР по дедам изооретений и открытий

113035, Москва, Ж е35, Раушская наб., д. 4/G

Филиал ППП "Патент", г. Ужгород, уд. Проектная, 4