Устройство для вычисления - точечного преобразования фурье

 

.««.«.:

«3< .1 «) » « 1 .йА «"1",!; 3- ««У : .".- - ;"йАЯ

Союз Советсийк

Социалистические республик

О п И C А-Н- "И -"Е

ИЗОБРЕТЕНИЯ « i746539

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт, свид-ву(22) Заявлено 20.03.78 (21) 2591707/18-24 (Sl )M. Кл.

9 06 Р 15/34 с присоединением заявки №Гоеудерстеенны1 комитет

СССР (23) Приоритет

Опубликовано 07.07.80. Бюллетень № 25 по делам кзобретеннй и открытии (53) УДК 681-.З (088.8 ) Дата опубликования описания 10.07.80 (72) Авторы изобретения

М. Д. Генкин, В. С. Голубев, A. Я. Куно, О. Б. Скворцов и В. И. Шагурин (?1) Заявитель

Государственный научно-исследовательский институт машиноведения им. акад. А. А. Благонравова (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ М -ТОЧЕЧНОГО

ПРЕОБРАЗОВАНИ Я ФУРЬЕ !

Изобретение относится к автоматике, и вычислительной технике и может быть использовано в системах цифровой обработки сигналов.

Известно устройство для вычисления дискретного преобразования Фурье, содер- жашее блок памяти с произвольным обра. щением и централизованный процессор, подключенный к соответствующим ячейкам блока памяти

Недостаток известного устройстванизкое быстродействие.

Наиболее близким техническим решением к данному изобретению является устройство для вычисления дискретного

15 преобразования Фурье, содержащее аналого-цифровой преобразовательhg т1 блоков регистров сдвига, тактовый генератор Cog>N арифметических блоков, и постоянное запоминающее устройство, причем первый блок регистров сдвига со-, стоит из одного регистра емкостью Ч чисел, второй - из двух регистров емкостью М/2 чисел и т.д. %2j . Последний

2 блок состоит изб регистров, по одному числу каждый. Входы арифметических блоков соединены с входами и выходами соответствующих блоков регистров сдвига и с выходом постоянного запоминающего. устройства. Такая структура позволяет повыси ть быстродействие вычислителя, поскольку в данном случае в интервале времени между двумя. последними отсчетами наиболее загруженное .арифметическое. устройство, подключенное к последнему блоку регистров, выполняет й/4 операций над комплексными числами. Однако, это устройство отличается большой сложностью.

11ель изобретения —, упрощение устройства.

LIeab достигается тем, что устройство для вычисления И -точечного преобразования Фурье, содержащее аналого-цифровой преобразователь, к синхронизирующему входу которого подключен выход первого тактового генератора, арифметический блок, блок памяти, адресный вход которо3 74 го подключен к адресному выходу блока управления,и четыре блока регистров, со держит блок буферных регистров, второй тактовый генератор и коммутатор, причем выход аналого-цифрового преобразо вателя подключен к информационному входу блока буферных регистров, синхронизируюший вход которого подключен к пер вому выходу синхронизации .коммутатора, а выход — к первому и(формационному входу коммутатора, .синхронизируюший вход первого и второго блока регистров подключен ко второму входу синхронизаI. ции коммутатора, информационный вход первого блока регистров подключен к первому информационному выходу коммутатора, а выход - ко второму информационному входу коммутатора и к информационному входу второго блока регистров, выход второго блока регистров подключен к третьему информационному входу коммутатора, с иихронизирующий вход третьего и четвертого блока регистров подключен к третьему синхронизируюшему выходу коммутатора, информационный вход третьего блока регистров - ко второму информационному выходу коммутатора, а выход — к четвертому информационному входу коммутатора и к информационному входу четвертого блока регистров, выход четвертого блока регистров подключен к пятому иы ормационному входу коммутатора, первый вход синхронизации коммутатора подключен к выходу первого тактового FenepaTopa, второй и третий входы синхронизации коммутатора подключены к выходам синхронизации блока управления, четвертый вход синхронизации коммутатора подключен к выходу второго тактового генератора, первый, второй и третий входы арифметического блока подключены соответственно к выходу блока памяти, третьему и четвертому информационным вых(щам коммутатора, выход

peeym òaòa арифметического блока - к шестому информационному входу коммутатора, а управляющий выход - к сигнальному входу блока управления, выход управления коммутации блока управжния подключен к управляющему входу коммута«, тора

На чертеже представлена схема устpoRcisa для вычисления Я -точечном преобразования Фурье.

Устройство содержит аналого-дифро фой преобразователь 1, первый тактовый генератор 2, блок буферных регистров 3

6539 ф емкостью Ч чисел, имеющий синхрониэируюший 4 и информационный 5 входы и выход 6, первый 7, второй 8, третий 9 и четвертый 10 блоки регистров емкостью по hl /2 чисел каждый с соответствующими синхронизируюшими 11-14 и информационными 15-18 входами и выходами 19-22, коммутатор 23, имеющий шесть информационных входов 24-29 и

10 четыре входа синхронизации 30-33, а также четыре ив ормационных выхода

34-37, три выхода синхронизации 38-40 и управляюШий вход 41, второй тактовый генератор 42, блок управления 43, снабд женный сигнальным вход,ом 44, а также выходами синхронизации 45,46 и адресными выходами 47 и выходом управления коммутациями 48, арифметический блок

49, имеющий входы операндов 50-52, вы20 ход результата 53 и управляющий выход

54, блок памяти 55 в виде постоянного запоминающего устройства с адресным входом 56 и выходом 57.

Устройство работает следующим обра25 зом.

Входной аналоговый сигнал поступает на вход аналого-цифрового преобразователя 1 и преобразуется в последовательность цифровых отсчетов, формирующихся

30 с частотой первого тактов го генератора 2

На первом этапе блок управления 43 формирует на своем управл пошем выходе

48 первый код, который, поступая на управляющий вход 41 коммутатора 23, определяет соединение входа синхронизации

30 последнего с выходом синхронизации

38. Остальные цепи коммутатора при этом разорваны. B результате синхрониэируюший вход 4 блока буферных регистров 3 оказываеп я подключенным к выходу первого тактового генератора 2 и носледовательность цифровых отсчетов загружается через информационный вход, 5

45 в блок буферных реестров с частотой аналог<>-цифрового преобразования.

После того, как все N ячеек блока буферных регистров оказываются заполненными отсчетами входной реализации, наступает второй этап работы устройства, где устройство управления генерирует на выходе 48 второй код. Вследствие этого блок буферных регистров и первый и вто55 рой блоки регистров оказываются соединенными последовательно по выходам и информационным входам, а их синхронизируюшие входы — подключенными к- выходу второго тактов го генератора 42, часто.5 746539 6 та которого подобрана так, чтобы B r«H- скольку при этом информационный вход тервале между последним отсчетом дан- 17 третьего блока регистров подключен. ной и первым отсчетом последующей Реа- через коммутатор к выходу Результата 53 лйзаций содержимое (N отсчетов) блока арифметического блока, действительные и буферных регистров переписалось в пер- мнимые части чисел 2л. и 22, паслвдова вый и второй блоки регистров, имеющие тельно загружают в третий блок регисъемкость по N /2 отсчетов. роВ с частотой появления Результатов на

На следую«нем этапе устанавл««вается выходе арифметическоГо блока. Кроме тоГо, третий режим работы. Блок управления при появлении сигналов на сигнальном генерирует на своем выходе 48 третий 1О входе 44 блока управления происходит код, что определяет подключение первого формирование на его выходе синхронизатактового генератора 2 к с««нхронизирую ции 45 дВух импульсОВ Jim сдВиГОВ В ре» щему входу 4 блока буферных регистров, гистРах пеРвого " втоРого блоков Регист» после чего последний готов к приему ров. Эти импульсы подаются через коммуследуюшей реализации входного сигнала. « татор 23 на синхронизирующие входы 11, При М вдь«19, 20 днях 12 перВОГ и второго блока Регистров ек первого. и второго блоков регистров что обеспечивает последовательную переоказываются подключенными к входам сьиасу очередной пары отсчетов из первооперандов 51, 52 арифметического блока te блока Рег««стров на вход операнда 51

49, Блок управления формирует на выхо- и очередной пары о счетов из втоРоГо блоде синхронизации 45 два импульса, кото- ка РегистРов - на вход опеРакда 52. рые подаются через коммутатор 23 на Описанная гри едура повторяется «4 раз, N синхронизирующие входы 11,12 первого пока не произойдет заполнение третье.го и и второго блоков регистров и обеспечива- последовательносоединенного с ним «ет»ют последовательную .пересылку отсчетов >> вертого блоков регистров и очистка перс номерами 1,2 на вход операнда 51, à ВОГО и второго блоков реп«стров. отсчетов с номерами й/2+1, й/2 +2 Существенно, что числа 2„,; 2 ° при

2i на вход операнда 52 арифметического этоы располагаются в третьем и четверблока 49. При этом отсчеты с номерами том блоКах регистров таким образом, что

1,2 представляются как действительная и ЗО Ф их ячейках, имеющих одинаковые номера, мнимая части комплексного отсчета у.Л, пары операццов размещаются в последо— а отсчеты с номерами М/2 +1 и Й/2+2 - вательности, необходимой для вычисления как действительная и мнимая части ком- следующего этапа ащ4Ритма быстрого преплексного отсчета Х вЂ” +1. На адрес- образования Фурье, ери котором устанавли

М ном выходе 47 блока управления форми- вае«ся четвертый Режим работы устройст35 руется код адреса, который, поступая на ваадресный вход 56 постоянного запомина В этом режиме блок управления 43 юшего устройства 55, определяет появ- формирует на управляющем выходе 48 ление на выходе 57 значения первого четвертый код, который, псступая на вход вектора поворота WЛ„. Это значение по- 41 коммутатора, обеспечивает необходимую ступает на вход операнда 50 арифметиче- перекоммутацию блоков. Вследствие такой ского блока, которое, выполнив необходи- перекоммутации выходы 21 и 22 последмые действия, последовательно выдает на них ячеек третьего и четвертого блоков выход результата 53 действительные и регистров, в которых содержатся числа мнимые части результатов .вычислений Z . Ф

« 4 +1 оказываются подключенными к + .X — + ° z « vY .$ ô+, входам операндов 51 и 52 арифметичрлл л "л 4 2Л " лл 4 ского блока. Эти числа, поступая в арифдновремеино с вы ачей ка дого из эги метический блок совместно со значением, чисел арифметический блок вырабатывает BQKQpB lloBopoTa Wgq являются операн на своем управляющем выходе 54 сигиа д длЯ вычисле««иЯ величин

mr, поступающие на сигнальный вход 44 блока управления. Синхронно с этими М ЛЛ 2.« Л 8 2 ЛЛ 2Л Л 8 сигналами блок управления с необходимой задержкой вырабатывает на cBoeì выходе >> которые последовательно записываючся в синхронизации 46 импульсы для сдвига в первый блок регистров по информационному регистрах третьего и четвертого блоков входу 15. При жом блок управления 43, реГистров, поступающие на их обьединен принимая по своему сигнальному входу ные синхронизируюшие входы 13, 14. По- 44 импульсы, вырабатывает импульсы »»»»»»»»»м»»М »» - »» «».- -..-. †.:.-.=;:»«»ы»»«»«-» «,»«» --. = ., -;: »«»»» ° =%: -.- °

7 7465 для первого и второго блоков регистров сдвига для первого и второго блоков реГистров - си х!осно с появлением каждого из чисел У„... У „, а на выходе синхронизации 46, связанном с синхронизи" "ру« ющими входами третьего и четвертого блоков регистров 9, 10 - при появлении числа Ч „. Вследствие зтого, после за.писи чисел 7 У, 4 последовательпо в первый блок регистров, его вхОдная 1о ячейка освобождается для TrpPewa нов Го значения . (ц, а в выходные ячейки третьего и четвертого блоков регистров смещаются операнды для вычисйейия атого значения. ОВВоареМеВВо на арресВОМ 15 выходе 47 блока управления формируется код адреса для выборки из постоянного запоминающего устройства 55 нового значения вектора поворота V4, который подае тся на вход операнда 50 арифмети- 2р чесуого блока. Описанная процедура ïðîдолжается до заполнения первого и посйедовательно coeggBeBBoro с ним второго блоков регистров и очистки третьего и четвертого блоков регистров. Затем блок 25 управления вновь переводит все бпоки на третий режим работы, а первый и второй блоки регистров снова меняются ролями с третьим и четвертыл блоками. После (од N ) Х смеН третвеГо и четВер- Зр того режимов в первом и втором блоках регистров содержатся значения коэффициентов Фурье.Предпагаемое устройство значительно проще известного, поскольку требует 35 меньшего числа арифметических блоков и суммарной информационной емкости блоков регистров.

Ф о р м у л а и з. о б р е т е и и я. Устройство для вычисления N - тОчечного преобразования Фурье, содержащее аналОГО-цифровой преобрйзОвйтель, K cd 45 хронизирувмпему входу которого подключен выход первого тактового генератора, арифметический блок, блок памяти, адресный вход которого подключен к- адресному выходу блока управления и четыре 5О . блока реестров, О т" а и ч а ю m ее с ятем,,что, с целью упрощения усэройста, Оно соде@кит блок буферных ре39 8

Гистров, второй тактовый генератор и коммутатор, причем выход аналого-цифрового преобразователя подключен к информационному входу блока буферных регистров, синхронизирующий вход которого подключен к первому выходу синхронизации коммутатора, а выход - к первому информационному входу коммутатора, синхронизирующий вход первого и второго блока регистров подключен ко второму выходу синхронизации коммутатора, информационный вход первого блока регистров подключен к первому информационному выходу коммутатора, а выход - ко второму информационному входу коммутатора и к инфор-. мяионному входу второго блока регистров, выход второго блока регистров подключен к третьему информационному вхо ду коммутатора, синхронизирующий вход третьего и четвертого блока регистров подключен к третьему синхронизирующему выходу коммутатора, информационный вход третьего блока регистров - ко второму иц формационному выходу коммутатора, а выход - K четвертому информационному sxoду коммутатора и к информационному вхо» ду четвертого блока регистров, выход четвертого блока регистров подключен K пятому информационному входу коммутатора, первый вход синхронизации коммутатора подключен K выходу первого тактовоГо из нератора, второй и третий входы синхронизации коммутатора подключены K выходам синхронизации блока управления, четвертый вход синхронизации коммутатора подключен к выходу второго тактового генератора, первый, второй и третий входы арифметического блока подключены соответственно к выходу блока паМятй; третьему«" и четвертому информ«ациоиным выходам коммутатора, выход результата арифметического блока к шестому информационному входу коммутатора, а управшпощий выход - K сигнаш ному входу блока управления, выход управления коммута ии блока управления под« ключен к управлякипему входу коммутато ра

Источники информации, принятые во внимание при акспертизе

1. Акцептоващтая заявка Великобритании Ж 1330471, кл. 6 4 А, 1971, 2. Пате3йг США 14 3816729, кл. 235-156, 1974 (прототип).

7405 3S

Составитель В. Войков

Редактор М. Янкович Техред А. Щепанская Корректор Ю. Макаренко

Заказ 4 104/18 Тираж 751 Подписное

UHHH ПИ 1Ъсударствеиного комитета СССР по делам изобретений и открытий

113035, Москва, Ж 35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4