Буферное запоминающее устройство

 

ОП ИСАНИЕ

ИЗОЬЕЕтЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик " 750565

Фф..л

«

-« .-» (61) Дополнительное к авт. свнд-ву— (22) Заявлено 27.09.76 (21) 2408692/18-24 с присоединением заявки №вЂ” (23) Приоритет— (51) М. Кл.з

11 С 19/00

Гасударственный комитет

СССР (53) УДК 628.327..6 (088.8) Опубликовано 23.07.80. Бюллетень № 27

Дата опубликования описания 28.07.80 по делам изабретений и открытий (72) Авторы изобретения

Г. Н. Ноздринов, Л. И. Поздняков и B Г. Петрухин (71) Заявитель (54) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОИСТВО

Изобретение относится к вычислительной технике и может быть использовано в технике связи и вычислительной технике, в частности для сопряжения асинхронных источника прерывистых групп информации с приемником изохронной информации.

Известны буферные запоминающие устройства (БЗУ), содержащие регистры чисел, вентили записи и управляющий регистр записи, в которых запись чисел в регистры чисел осуществляется импульсами, вырабатываемыми управляющим регистром записи 11) и (2).

Недостаток этих устройств — искажение чисел при считывании их импульсами, асинхронными тактовыми импульсами БЗУ, что не позволяет использовать эти устройства в системах с асинхронным считыванием.

Цель изобретения — расширение функциональных возможностей БЗУ за счет асинхронно о считывания слов.

Для достижения этой цели устройство содержит дополнительные триггер и вентиль, первые входы которых соединены с шиной считывания, выход дополнительного вентиля через основной триггер последнего разряда управляющего регистра соединен с другим входом дополнительного триггера, выход которого подключен ко второму входу дополнительного вентиля, третий вход которого соединен с тактовой шиной, второй выход основного триггера каждого разряда управляющего регистра сдвига подключен к третьему входу первого вентиля, выход которого соединен с входом второго вентиля, выход последнего подключен ко второму входу вспомогательного триггера, а выход третьего вентиля каждого разряда подклю о чен к первому входу основного триггера предыдущего разряда управляющего регистра записи.

На чертеже изображена функциональная схема устройства на вентилях типа И вЂ” HE с двухтактным управляющим регистром записи.

Устройство содержит m-разрядные регистры чисел 1 — 1", соединенные через вентили записи 2 — 2", управляющий регистр

3 записи, включающий основные триггеры

4 — 4", подключенные ко входам первых вентилей 5 — 5", выходы которых подключены ко входам вторых вентилей 6 — 6", вспомогательные триггеры 7 — 7", входы которых подключены к выходам вентилей 5 — 5" и

10 .65

55 триггеров 4 и 7 соответственно. В случае, ког- м да допускается считывание q « и первых

Формула изобретения

6 — 6", а первые выходы — ко вх >дам Tpt. тих вентилей 8 — 8 и дополнительный триг гер 9 считывания, подключенный к дополнительному вентилю 10 считывания.

К гходам вентилей 5 и 6 подключена ц,ина 11 тактовых импульсов ТИ1. К входам веппгli. åÉ 8 tt 10 подключена JIIHH3 12 TBKT(lвых импульсов ТИ2. К входам вентилей 2 и 5 подключена шина 13 записи информации. Выходы вентиля 8 подключены к регистрам чисел. K входу дополнительных триггера 9 и вентиля 10 подключена шина

14 считывания информации, вход дополнительного триггера 9 и выход дополнительного вентиля 10 подключены, соответственно, к выходу и входу основного триггера 4", а выходы вентилей 5 соединены с входами вентилей 2 через инверторы 15 — 15".

Исходное состояние триггеров управляющего регистра, соответствующее свободному БЗУ вЂ” высокий (единичный) потенциал и отсутствие такового на верхних выходах (после включения питания) ложных слов, состояние триггеров 4 и 7 может быть произвольным и необходимость их установки отсутствует.

Устройство работает следующим образом.

На шины тактовых импульсов 1 и 12 постоянно поступают серии тактовых импульсов ТИ1 и ТИ2, соответственно, сдвинутые по фазе одна относительно другой. В исходном состоянии с триггера 4 на вентиль 5 и с триггера 9 на вентиль 10 поступает высокий потенциал. Для записи информации на шину 13 поступает импульс, который вместе с первым импульсом ТИ1 через вентиль 5 и вентили 2 записывает в регистр 1 первое m — разрядное слово, одновременно вспомогательный триггер 7 управляющего регистра переключается и подает высокий потенциал на вентиль 8. Первый импульс

ТИ2 через вентиль 8 переключает триггер

4, последний снимает высокий потенциал с вентиля 5 и подает высокий потенциал на вентиль 5 . Второй импульс ТИ1 через вентиль 5 и вентили 2 записывает слово в регистр !, одновременно триггер 7 управляющего регистра переключается и подает высокий потенциал на вентиль 8 . Второй импульс ТИ2 через вентиль 8 сбрасывает регистр 1, переключает триггер 4" и 4 так, что на вентили 5 и 5 поступают, соответственно, высокий и низкий потенциалы.

11алее описанные циклы повторяются и слово фиксируется в и-ом регистре. (яитывание информации, т. е. обновление е» в ьыходном регистре осуществляется подачей импульса считывания на шину 14.

Импульс считывания подтвеждает состояние триггера 9 и поступает на вентиль 10. Первый же, после воздействия импульса считывания. импульс ТИ2 переключает триггер

4, который выдает высокий потенциал на зо

З5, 4О

55 вентиль 5 и переключает триггер 9. Последний снимает с вентиля 10 высокий потенциал и, тем самым, олокирует импульс считывания.

Первый после воздействия импульса считывания импульс ТИ! через вентиль 5" и вентили 2" записывает в регистр 1 новое

m-разрядное слово.

Второй импульс ТИ2 через вентиль 8" переключает триггер 4, который снимает высокий потенциал с вентиля 5" и подтверждает состояние триггера 9.

Пауза между импульсами считывания переключает триггер 9, который подает на вентиль 10 высокий потенциал, и цикл считывания повторяется при подаче следующего импульса считывания.

В случаях, когда из-за асинхронности импульсов считывания и тактовых импульсов импульс считывания перекрывает тактовый импульс частично, на выход вентиля

10 поступает импульс с длительностью (и амплитудой) недостаточной для переключения триггера 4", и описанный цикл считывания осуществляется следующим тактовым импульсом ТИ2.

Из работы устройства видно, что БЗУ до. пускает независимые запись и считывание информации, импульсы считывания и тактовые импульсы БЗУ могут быть асинхронны, причем для надежной работы устройства длительность паузы между импульсами считывания должна быть не менее времени переключения дополнительного триггера, а длительность импульсов считывания должна превышать длительность тактового импульса (при скважности последних Q <2) или длительность паузы между тактовыми импульсами (при (,) )2) не менее чем на время переключения дополнительного триггера, увеличенное на максимальную разность времен включения и выключения дополнительного вентиля, которая не превышает времени включения дополнительного вентиля.

Регистры хранения m-разрядных чисел

1 — 1" могут быть реализованы íà RS-, а регистр 1" — на D-триггерах потенциальной логики. Управляющий регистр сдвига

БЗУ может быть многотактовым.

Буферное запоминающее устройство, содержащее регистры числа, информационные входы и выходы которых подключены к выходам данных и первым входам последующих вентилей записи, управляющий регистр записи, каждый разряд которого состоит из трех вентилей, первые входы которых подключены к соответствующим тактовым шинам, вспомогательного триггера и основного триггера, первый выход которого подключен ко второму входу первого вентиля, выход которого соединен со вторыми входами со750565 ответствующHx вентилей записи и первым входом вспомогательного триггера, Выход которого подключен ко второму входу третьего вентиля, выход которогo подклк) !(н ко входу сброса соответствующего регистра

ЧИСЛЯ И КО BTOPOXIV ВХОДУ ОСНОВНОГО ТРИГГ(.— ра, orëè÷àþè!åeñÿ тем, что, с целью р,(сщирения функциональных возх!Ожностс и 1стройства за счет асинхронного считывания слов, в него введены дополнительные триггер и вентиль, первые входы которых соединены с шиной считывания, выход (ополнительного Bali иля через основной триггер последнего разряда управляющего регистра соединен с другим входом дополн)ггельного триггера, Выход которого подключен ко второму входу дополнительного Вентиля, третий вход которого соединен с тактовой шиной, B) ()I)ОИ выхОд ocHQBHoi (трl(;, с! каж.!О! 0 Р(1В Рида v(IPB Вля)ОИ((.ГО Р(! 1(. 1)ñ! сдвига подключен к третьему вход перв()го

ВЕНТИ;!51, Lii>!ХОД КОТОРОГО COC IÈHCII С BX(). IOXI второго B(тиля, выход последнего подклюЧсli I(() ВТ()!)ОМ) ВХОД ВСПОЫОГ !ТЕЛЬ!10! O >; HI гера. я выход третьего ве:)тиля кяждогo:)<13ряда подклк)чен к перь()му вход основноlo триггера предыду(него разряда управ1яющего рег1!стра записи.

1О Источники HH(!)opxial),HH, и Г) и и я 1 ы(. ВО В н и м <1 н 1 с H p i i э и с I i c i) ò !i ç с

1. Авторское свидетельство СССР № 377()87. кл. G 1! С 19!00, 1974.

2. Авторское свидетельство СССР № 407396, кл. G 1! С !9/ОО, 1976 !прото15 тип) .

750565

Составитель В. Гордонова

Редактор И.Мырдина Texред К. Шу.фрич Корректор Ю.Макаренко

Заказ 4474/2! Тираж 662 Подписное

ЦНИИПИ Государственного комитета СССР ио делам изобретений и открытий

113035, Москва, Ж--35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4

Буферное запоминающее устройство Буферное запоминающее устройство Буферное запоминающее устройство Буферное запоминающее устройство 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано в различных цифровых устройствах, работающих в условиях воздействия помех

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и систем управления, работающих в условиях воздействия помех

Изобретение относится к сдвиговым регистрам, включающим в себя множество каскадированных ступеней, каждая из которых имеет входной вывод и выходной вывод

Изобретение относится к вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также в устройствах диагностирования

Изобретение относится к области вычислительной техники и может быть использовано при построении универсальных и специализированных управляющих устройств и устройств диагностирования

Изобретение относится к устройству обращения циклического сдвига и/или обращенного перемежения данных

Изобретение относится к программируемому материалу памяти и к ячейке памяти, содержащей указанный материал памяти, в частности к тонкопленочной ячейке памяти

Изобретение относится к вычислительной технике и может быть использовано при построении универсальных и специализированных автоматических управляющих устройств, а также в устройствах диагностирования

Изобретение относится к области вычислительной техники и может быть использовано при построении универсальных и специализированных управляющих устройств, а также в устройствах диагностирования

Изобретение относится к цифровой вычислительной технике и может быть использовано в процессорах ЭВМ и в устройствах цифровой автоматики
Наверх