Буферное запоминающее устройство

 

пате:

Союз Советскмк

Соцмапмстическик

Республик

О П-И-"С AÐ Е

ИЗОБРЕТЕН ИЯ ()743028

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6 I ) Дополнительное к а вт. сеид-ву— (22) Заявлено 25.01. 78 (21) 2572644/18-2 (51)М. Кл. с присоединением заявки №вЂ”

Сл 11 С 9/00

Государственный комитет

СССР (23) П рноритет—

Опубликовано 25.06.80. Бюллетень ¹ 23 до делам изобретений и .открытий (53 ) У fl, К 68 1.327 (088.8) Дата опубликования описания 28.06.80 (72) Авторы изобретения

С. П. Иольфбейн и С. Г. Новикова (7I) Заявитель (54) БУФЕРНОЕ ЗАПОМИНАЮШЕЕ УСТРОЙСТИО

Изобретение относится к запоминающим устройствам.

Известно" устройство, названное "устройством эластичной намяти, широко используеМое в цифровых системах связи (1) .

Однако это устройство обеспечивает возможность изменения объема памяти (итогового времени задержки) с одновременными вставками (выпадениями) символов только на входе или только на вы10 ходе устройства.

Наиболее близким техническим решением к данному изобретению является буферное запоминающее устройство, со15 держащее накопитель, счетчики записи и считывания, подключенные к дешифраторам и блокам местного управления 21, Недостатком этого устройства является громоздкость и низкая надежность.

При реализации устройства с большим временем задержки слишком сложными оказываются дешифраторы. Кроме того, необходимость промежуточных выводов ячеек памяти накопителя не дает воэможности испольэовать интегральные схемы средней степени интеграции.

Цель изобретения — повышение надежности и упрощение устройства.

Поставленная цель достигается тем, что устройство содержит преобразоватепь кодов и ключ, информационные входы Ко торого соединены соответственно со входом устройства и выходом накопителя, управляющий вход — с выходом счетчика записи, а выход — со входом накопителя, входы преобразователя кодов подключены соответственно к выходам накопителя и счетчика считывания, а выход преобразователя кодов соединен с выходом устройства.

На фиг. 1 изображена блок-схема ередложенного устройства, на фиг. 2— временная диаграмма, поясняющая работу устройства.

Устройство содержит (см. фиг. 1) накопитель 1, состоящий иэ ячеек немы3 743028 4 ти 2,1-2,4 (на фиг. 1 число Р ячеек для конкретности выбрано равным четырем т.е. P=4), счетчик 3 считывания, счетчик 4 звписи, ключ 5, преобразователь 6 кодов,служащий для преобразования дискретного сигнала, следующего со скоростью (Р+1) символов в секунду в дискретный сигнал, следующий со скоростью б символов в секунду.

Устройство также содержит блоки 7 и 8 местного управления . Информационные входы ключа 5 соединены соответственно со входом 9 устройства и выходом накопителя 1, управляющий вход — с выходом счетчика 4, в выход - со входом накопителя 1. Входы преобразователя 6 подключены соответственно к выходам накопителя 1 и счетчика 3, в выход соединен с выходом 10 устройства.

Устройство рвбответ следующим образом.

На вход устройства поступает информационная последовательность сигналов (фиг. 2 в). Посылки этой последовательности пронумерованы числами от 11 до

22.

Тактоввя последовательность (см. фиг. 2..б), используемая для продвиже- ния информации в ячейках памяти 2. 1-2,4, имеет частоту следования в Р+1 рвз выше частоты следования информационных посылок, 45

Эта же тактовая последовательность через блоки 7 и З поступает на счетчик 4 записи и счетчик 3 считывания.

Коэффициент деления счетчиков равен

P+l. Поэтому на выходе этих счетчиков формируются серии импульсов с длительностью импульсв в один тактовый интер- вал и периодом Р+1 тактовых интервалов.

На отрезке времени, звпнимаемом одной информационной посыпкой и равном (Р+1)-ому .тактовому интервалу, может появиться только один импульс, который может занимать одно из P+l положений (позиций) в пределах одной информационной посылки. В нашем примере таких позиций 5. .Импульсы, сформированные счетчиком 3. появляются на четвертой позиции (см. фиг. 2 в), импульсы, сформированные счетчиком 4, нв второй позиции (см. фиг. 2 е). Позиция, нв которой появшпотся импульсы нв выходе счетчика 3 -или 4, зависит от его установки и может изменяться блоками 7 и 8, Осуществляющими добавление. или вы5

40 читвние импульсов в тактовой последовательности.

Импупьсы (см. фиг. 2 8 ), сформироввнные нв выходе счетчика 4 записи, поступают на вход ключа 5. На время длитепьности импульса ключ 5 соединяет вход 9 устройства со входом первой ячейки памяти 2, 1 и тем самым разрешает запись информационной последовательности (см. фиг. 2 <) в первую ячейку памяти 2.1. В промежутке междуимпульсами (см.фиг.2В) вход 9 уст ройствв отключается и восстанавливается цепь обратной связи, соединяющвя выход последней ячейки памяти 2.4 со входом первой ячейки памяти 2.1. Таким образом, на позиции, отмеченной импульсами (см. фиг. 2 6) счетчика 3 (в нашем примере на четвертой), происходит запись бит информационной последовательности (см. фиг. 2 О.) в первую ячейку памяти 2.1.

Нв фиг. 2 показаны номера информационных посылок нв выходе первой ячейки памяти 2,1. Момент записи каждой из информационных посылок определяется импульсами (фиг. 2 д). Каждая информационная посылке, записавшись в первую ячейку памяти 2.1,вновь появляется нв выходе этой ячейки черЕз четыре такта. Твк квк в пределах одной информационной посылки укладывается

5 позиций, то информационная посылка с определенным номером появляется нв выходе первой ячейки памяти 2,1 каждый рвз нв другой позиции: сначала нв 4-ой, затем нв З-й, 2-ой, 1-ой, 5-ой и, наконец, заменяется новой посылкой.

Нв выходе последней (четвертой) ячейки памяти 2.4 импульсная последовательность (фиг. 2 g) поступает нв вход преобразователя 6. С помошью импупьсов (c . ф . 2 Е ); птупввщих с выхода счетчика 3 на преобрвзоввтель Е; происходит считывание импульсов нв выход 10 устройства.

Каждый рвз преобразователь 6 извлекает из последовательности (см. фиг2ц) информационную посылку, совпавшую с импульсом (см. фиг. 2 e), запоминает и выводит ее на свой выход в пределах временного интервала, совпадающего с интервалом, занятым информационной посьякой на входе 9 устройства.

Последовательность посылок на выходе преобразователя 6 (и значит, на

743028

0 фиг У выходе 10 устройства) показана на фиг. 2 ж.

Запись происходит по импульсам, расположенным на четвертой позиции, а считывание — импульсами, расположенными на второй позиции, Это расхождение фаз счетчиков записи 4 и считывания 3 и обеспечивает- за-. держку, равную 2.

Изменив позицию, занимаемую импуль сами .записи (см. фиг. 2 в) или импульсами считывания (см. фиг. 2 е), можно изменять величину задержки информации в устройстве. Это достигается с помошью блока 7 при управлении по входу, либо блока 8 — при управлении по выходу.

То, какой из блоков (7 или 8) используется, определяет моменты вставок и выпадения бит, происходяшие при изменении величины задержки в устройстве.

Предлагаемое устройство является более простым и надежным, чем известное.

Формула изобретения

Буферное запоминающее устройство, содержашее накопитель, счетчики записи и считывания, входы которых подклю5 чены соответственно к выходам блоков местного управления, о т л и ч а юш е е с я тем, что, с целью повышения надежности устройства, оно содержит преобразователь кодов и ключ, информа

1о ционные входы которого соединены соответственно со входом устройства и выходом накопителя, управляющий вход— с выходом счетчика записи, а выходсо входом накопителя, входы преобразо15 вателя кодов подключены соответствейно к выходам накопителя и счетчика считывания, а выход преобразователя кодов соединен с выходом устройства.

Источники информации, 20 принятые во внимание при экспертизе

1. Патент США ¹ 3042751, кл. 5 11 С 11/00, опублик. 1962.

2. Левин А. С. и Плоткин М. А.

Ъ.

Основы построения цифровых систем передачи, М., Связь, 1975, с. 86 (прототи п) .

Составитель В. Рудаков

Редактор Т, Киселева Техред H. Нинц Корректор H. Грнгорук

Закаэ 3626/17 Тираж 662 Подпис ное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открьггий

113035, Москва, Ж«35, Раушская наб., д. 4/5. Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4