Фазовый детектор

 

Союз Советских

Социалистических

Республик

ОП ИКАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ!!!!752782 (61) Дополнительное к авт. сеид-ву (22) Заявлено 140878 (21) 2655185/18-21 (51)М. Кл.

Н 03 К 9/04 с присоединением заявки N9

Государственный комитет

СССР ио делам изобретений и открытий (23) Приоритет

Опубликовано 300780, Бюллетень Hо 28 (53) УДК 621.376 (088. 8) Дата опубликования описания 3007.80 (72) Авторы изобретения

В.И.Мордвова, В.Ф.Сиверцев и Н.Н.Штарев

Томский институт автоматизированных систем управления н радиоэлектроники (71) Заявитель (54) ФЛЭОВЫИ ДЕТЕКТОР

Изобретение относится к радиоизмерительной технике и может быть использовано в фазоиэмерительных устройствахх.

Известен импульсно-фазовый детектор, содержащий источник входных сигналов, соединенный с э апоминающим конденсатором через ключ, формирователь импульсов, источник опорного си- 10 гнала $1) .

Однако этот детектор имеет низкое быстродействие.

Известен также фазовый детектор, содержащий перемножитель, соединенный через интегратор с разрядным ключом, управляющий вход которого соединен с одним выходом блока управления (2) .

Однако этот фазовый детектор имеет также низкое быстродействие.

Цель изобретения — повышение быст-! родействия детектора.

Для этого в фазовый детектор, содержащий перемножитель, соединенный 25 через интегратор с разрядным ключом, управляющий вход которого соединен с одним выходом блока управления, параллельно.интегратору, выполненному в виде интегрирующего конденсатора,вклю-. з(1 чен запоминающий конденсатор через последовательно соединенные буферный каскад и дополнительный ключ, управляющий вход которого соединен с другим выходом блока управления.

На фиг. 1 приведена структурная электрическая схема детектора; на фнг.2 и 3 - временные диаграммы (для то < тн +t!! фиг.2 и для ta t„+

at> фиг.3) .

Фазовый детектор содержит перемножитель 1, соединенный через интегратор, выполненный в виде интегрирующего конденсатора 2, с разрядным ключом 3, управляющий вход которого соединен с одним выходом блока управления 4.

Параллельно интегратору, выполненному в виде интегрирующего конденсатора 2, включен запоминающий конденсатор 5 через последовательно соединенные буферный каскад 6 и дополнительный ключ 7, управляющий вход которого соединен с другим выходом блока 4 управления .

Фазовый детектор работает следующим образом, В исходном состоянии разрядный ключ

3 замкнут, а дополнительный ключ 7 ра752782 замкнут, напряжение на интегрирующем конденсаторе 2 равно нулю, а запоминающий конденсатор 5 сохраняет напряжение, соответствующее результату предыдущего измерения в течение времени обработки результата преобразования фазового сдвига tz . В момент времени, когда ключ 3 размыкается (фиг.2а), интегрирующий конденсатор 2 начинает заряжаться ° Время заряда интегрирующего конденсатора 2 равно 1 н (фиг.2 и

3 б) . По истечении этого времени на управляющий вход дополнительного ключа 7 поступает стробируюший импульс (фиг. 2 и 3 в) с выхода блока 4 управления. Ключ 7 замыкается на время перезаряда запоминающего конденсато- 15 ра 5. На запоминающем конденсаторе 5 устанавливается напряжение, величина которого равна напряжению на интегрирующем конденсаторе 2 (фиг.2 и 3 г) . По окончании стробирующего импу- yg льса дополнительный ключ 7 размыкается и запоминающий конденсатор 5 отключается от выхода буферного каскада 6 a следовательно, и от выхода интегрирующего конденсатора 2 и разрядного ключа 3. Дополнительный ключ

7 разомкнут до поступления следующего стробимпульса и удерживает напряжение на запоминающем конденсаторе 5, равное результату первого измерения (фиг.2, 3 r) . В момент размыкания дополнительного ключа 7, замыкается разрядный ключ 3 стробимпульсом, поступающим с выхода блока 4 управления (фиг.2, 3 а) на время восстановления схемы 1 (фиг. 2 и 3 в) . Напряжение на интегрирующем конденсаторе

2 быстро уменьшается до нулевого уровня (фиг.2 .и 3 в). Затем цикл повторяется.

Время запоминания конденсатором 5 1О памяти результата первого иэмерения (время обработки) равно суммарному времени, включающему время восстановления схемы после предыдущего измерения и время накоплейия заряда интегрирующим конденсатором 2 при последующем измерении.

Время между двумя последовательными измерениями равно: иэiл-t„+t3 tB nF H to=t H t8 (1) где tB — время заряда конденсатора памяти до максимального выходного напряжения перемножителя; и виэм э о "Р" о и в (2) Из анализа выражений (1) и (2) следует, что в предлагаемом фазовом детекторе время между двумя последовательными измерениями уменьшается для всех случаев на величину дТ =(, Использование дойолнительного ключа и запоминающего конденсатора 5 выгодно отличает данный фазовый детектор, так как сокращает время между двумя последовательными измерениями за счет совмещения во времени операции обработки результата предыдущего измерения с операциями восстановления схемы после предыдущего измерения и накопления заряда интегрирующим конденсатором 2 при последующем измерении. формула изобретения фазовый детектор, содержащий перемножитель, соединенный через интегратор с разрядным ключом, управляющий вход которого соединен с одним выходом блока управления, о т л и ч а ю шийся тем, что, с целью повышения быстродействия, параллельно интегратору, включен запоминающий конденсатор через последовательно соединенные буферный каскад и дополнительный ключ, управляющий вход которого соединен с другим выходом блока у пра вл ен и я.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 356775, кл. Н 03 К 9/04, 1970.

2. Пестряков В. Б. джазовые радиотехнические системы. И., Советское радио, 1968,с,224-225 (прототип) .

752782

2)

2)

Составитель B.Êoíoâàëîâ

Редактор A,Äoëèíè÷ Техред ИАсталош Корректор Е.Папп

Заказ 4 764/19 Тираж 995 Подписное

1IHHHIIH Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4