Буферное запоминающее устройство

 

Союз Советскик

Социалистическик

Республик

ОП ИСАНИЕ изовеитиния

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 263920 (6I ) jl,îï0.÷íèTåëüíoå к авт. свид-ву (22) Заявлено 05.07.77 (2 I ) 2505572/18 24 (5) ) М. Кл.

6 11 С 19/00 с присоединением заявки J%

Государственный комитет (23) Приоритет по делам иаооретений и открытий

Опубликовано 15.09.80. Бюллетень №34 (53) УДV 681.327..66(088.8) Дата опубликования описания 18 09.80 (72) Автор изобретения

В. К. Шабанов

Московский ордена Трудового Красного Знамени электротехнический институт связи (7I ) Заявитель (54) БУФЕРНОЕ ЗАПОМИНАЮШЕЕ УСТРОЙСТВО

Изобретение относится к цифровой вычислительной технике, технике передачи цискретной информации и телеграфии, а более точно к аппаратуре ввода—

;вывода данных и сопряжения узлов, обладающих разным быстродействием.

Известно буферное запоминающее устройство (ЗУ), соцержашее регистры памяти и сдвиговые регистры, соцержащие в кажцом разряце каскац на В$ триггерах с элементами записи, управляющий каскад на "RS -триггеве и четырех элементах совпадения (1 $

Известно также ЗУ, содержащее в каждом каскаде регистр, выполненный на D - триггерах, управляющий счетный триггер, элемент зацержки (2).

Общими нецостатками этих устройств являтотся сложность их выполнения и большое количество элементов.

Н аиболее близким из известных по технической сущности к предложенному является буферное ЗУ (3), содержащее коцовые регистры, информационные входы

2 которых соединены со входами устройства, выхоцы коцовых регистров подключены к выходам устройства, управляющие вхоцы кодовых регистров соецпшены с шиной записи и нулевым входом первого триггера, единичные выходы триггеров соединены с первыми вхоцами элементов

И-НЕ, нулевой выхоц первого триггера соединен с шиной сигнала контроля записи числа, шину сигнала стирания затО писи, шину сигнала сброса и шину сигнала контроля наличия числа, соединенную с выходом последнего элемента И-НЕ.

Нецостатком прототипа является сложность схемы, обусловленная применением

15 управляемых и мпульсных перезаписывающих генераторов.

11еать изобретения - упрощение буферно, го запоминающего устройства.

20, Поставленная пель цостигается тем, что в устройстве третьи вхоцы элементов И-НЕ соединены с шиной записи, выход каждого элемента И-НЕ соецинен с единичным входом последующего триг-

763970 4

10 5

35 ао

55 гера, нулевым входом предыдущего триг-, гера и четвертым входом предыдущего элемента И НЕ, четвертый вход пред-. . последнего элемента И-НЕ соединен с нулевым входом послецнего триггера и

В А с шиной сигнала стирания числа. Выход последнего элемента И-НЕ соединен с шиной сигнала контроля наличия числа, нулевой вход первого триггера подключен к шине сигнала контроля записи числа, а вход установки в исходное состояние последнего триггера подключен к шине сигнала сброса.

Сущность предлагаемого буферного ЗУ поясняется чертежом,на котором представлена функциональная схема устройства.

ЗУ содержит кодовые регистры 1, выполненные на триггерах 2 триггеры 3, элементы И-НЕ 4, шину 5 сигнала контроля записи числа, шину записи 6, шину 7 сигнала стирания записи, шину 8 сигнала сброса, входы 9, шину 10 сигнала контроля наличия числа, входы 11 цля наращивания устройстВа, ВыхОды 1 2.

ЗУ работает следующим образом. При поступлении импульса записи на шину

6 произвоцится запись числа в кодовые регистры 1 первого триггера 2 в результате чего опрокидывается триггер 3 и сигнал с его единичного выхода разрешает срабатывание первого элемента

И-НЕ 4. При срабатывании, первого элемента 4 произвоцится перезапись числа во второй триггер 2, опрокидывание второго триггера 3, возврат в исходное состояние первого триггера

2 и блокировка входа второго элемента И-HE 4. Сигналы с нулевого выхода второго триггера 3 и единичного выхода первого триггера 3 после их опрокидывания возврашают первый элемент И-НЕ 4 в исходное состояние.

При этом сигнал перезаписи заканчивается и разблокируется второй элемент

И-НЕ 4. Дальнейшая перезапись числа происходит аналогично до каскада, вход элемента И-НЕ 4 которого заблокирован сигналом с нулевого выхоца триггера 3 следующего каскада. При подаче сигнала стирания на шину 7 последнего триггера 3 он опрокиды вается в исходное состояние и вход прецыаушего элемента И-НЕ 4 блокируется. По окончании сигнала стирания второй элемент И-HE 4 разблокирует ся и, если в предыдущем триггере 2 записано число, срабатывает. При этом осуществляется перезапись из предпоследнего триггера 2, опрокидывание последнего триггера 3, возврат в исходное состояние второго триггера 3, предпоследнего трыггера 3 и блокируется запись в него числа. Опрокицывание последнего триггера 3 и возврат в исходное состояние;предпоследнего триггера

3 возвращают выходными сигналами предпоследний элемент И HE 4 в исхоцное состояние. При этом оканчивается сигнал перезаписи В послецний триггер 2, разблокируется первый элемент И HE 4 и разрешается перезапись в прецпослецний триггер 2 и т,ц.

При подаче сигнала на шину 8 послецнего триггера 3 его триггер 2 опрокицывается в исходное состояние, разрешая перезапись числа из предыдущего .триггера 2. Поскольку второй элемент

И-НЕ 4 при этом не блокируется, производится последовательный сдвиг в последний триггер 2 и стирание всей информации, хранившейся в ЗУ.

Прецложенное соединение элементов позволило исключить управляемые импульсные пер езаписывающие генераторы, а значит упростить, т.е. выполнить его целиком на интегральных логических элементах. Задержка продвижения числа в устройстве составляет 4, при длительности импульса записи 3 > гце "— время задержки срабатывания логического элемента.

Введение дополнительной шины сброса

ЗУ упрощает стирание информации во всех его каскадах. В этом случае для очистки устройства необходимо поцать потенциальный сигнал на шину 8 вместо формирователя послецовательности тактовых импульсов по шине стирания.

Формула изобретения

Буферное запоминаюшее устройство, содержащее кодовые регистры, информационные входы которых соецинены со вхоцами устройства, выходы кодовых регистров подключены к выходам устройства, управляющие входы первого кодового регистра соединены с шиной о записи и единичным входом первого триггера, нулевой выхоц кажцого триггера соединен со Вторым входом предыдущего элемента И-НЕ, а единичный выход — со вторым входом последующего элемента И-НЕ, и шины сигнала конт.

7639

1О роля записи числа, сигнала стирания числа, сигнала сброса и сигнала контроля наличпя числа, о т л и ч а ю щ ее с я тем, что, с целью упрощения устройства, в нем третьи входы элементов И HE соецинены с шиной записи, выхоц кажцого элемента И-HE соецинен с ециничным входом послецующего триггера, нулевым входом прецыцущего триггера и четвертым входом прецыцущего элемента И-НЕ, четвертый вхоц прецпослецнего элемента И-НЕ соецинен с нулевым входом последнего триггера и с шиной сигнала стирания числа, выхоц послецнего элемента И HE соединен с шиной сигнала

70 6 контроля наличия числа, нулевой ахоп первого триггера поцключен к шине сигнала контроля записи числа, а вход установки в исхоцное состояние последнего триггера поцключен к шине сигнала сброса.

Источники информации, принятые во внимание при экспертизе

1. Заявка Великобритании

¹ 1427993, кл. 6 11 С 19/00, опублик. 197 3.

2. Патент Франции № 2050467, кл. (а 11 С 19 00 опубл 1970

3 Авторское свицетельство СССР

¹ 471679, кл. Н 04 Р 13/08, 1972 (прототип) .

Составитель А. Воронин б

Рецактор Т. Орловская Техрец Л. Рейвес Корректор . Папп

Заказ 6292/45 Тираж 662 Поцписное

ВНИИПИ Государственного комитета СССР по целам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., ц. 4/5

Филиал ПЛП "Патент", r. Ужгороц, ул. Проектная, 4

Буферное запоминающее устройство Буферное запоминающее устройство Буферное запоминающее устройство 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано в различных цифровых устройствах, работающих в условиях воздействия помех

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и систем управления, работающих в условиях воздействия помех

Изобретение относится к сдвиговым регистрам, включающим в себя множество каскадированных ступеней, каждая из которых имеет входной вывод и выходной вывод

Изобретение относится к вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также в устройствах диагностирования

Изобретение относится к области вычислительной техники и может быть использовано при построении универсальных и специализированных управляющих устройств и устройств диагностирования

Изобретение относится к устройству обращения циклического сдвига и/или обращенного перемежения данных

Изобретение относится к программируемому материалу памяти и к ячейке памяти, содержащей указанный материал памяти, в частности к тонкопленочной ячейке памяти

Изобретение относится к вычислительной технике и может быть использовано при построении универсальных и специализированных автоматических управляющих устройств, а также в устройствах диагностирования

Изобретение относится к области вычислительной техники и может быть использовано при построении универсальных и специализированных управляющих устройств, а также в устройствах диагностирования

Изобретение относится к цифровой вычислительной технике и может быть использовано в процессорах ЭВМ и в устройствах цифровой автоматики
Наверх