Асинхронное устройство для определения четности информации

 

О П

Союз Советскин

Социалистические

Республик (i i 767 765

Ж

1 (61) Дополнительное к авт. свил-ву ¹552609 (22) Заявлено 31.07.78 (2) ) 2653561/18-09 (51)М. Кл, G 06 F 11/08

//H 04 1/10 с присоединением заявки ¹вЂ”

Государственный комитет (23) Приоритет—

Опубликовано 30.09.80. Беллетень № 36

Дата опубликования описания 02.10.80 по делам нзабретений и открытий (53) УДК 621.394., 14(088.8) (72) Автор изобретения

В. Н. Горшков (7I) Заявитель (54) АСИНХРОННОЕ УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ

ЧЕТНОСТИ ИНФОРМАЦИИ !

Изобретение относится к вычислительной технике и может использоваться для обнаружения ошибок нечетной кратности при перецаче и хранении цанных в двоичном коде.

По основному авт. св. ¹ 552609 известно асинхронное устройство для оп» рецеления четности информации, содержащее регистр, разряцные входы которого являются входами устройства, элемент

ИЛИ, выходом соединенный со счетным входом триггера, выходы которого соединены с первыми входами двух элемен» тов И, выходы элементов И являются входами устройства, второй и третий элементы ИЛИ, элементы И, второй триггер и элемент задержки, причем входы устройства соединены с входами второго элемента ИЛИ, выход которого соединен с входом элемента задержки и с входом установки в единицу второго триггера, выходы второго триггера и элемента задержки соединены с входами третьего элемента И, выход которого соединен с одним из входов второго элемента ИЛИ и с первыми входами четвертого и пятого элементов И, вторые входы которых соединены с выходами первого разряда регистра, выходы пятого и последующих

5 нечетных элементов И соединены с первыми входами двух следующих элементов

И, вторые входы которых соединены с выходами следующего разряда регистра, выходы четвертого и последующих четных элементов И соединены с входами первого элемента И и с входами установки в нуль соответствующего разряда регистра, выход последнего элемента И соединен

1S с вторыми входами. первых двух элементов И, выходы которых соединены с вхо. дами третьего элемента ИЛИ, выход третьего элемента ИЛИ соединен с входами установки в нуль первого и второго триггеров.

Однако известное устройство имеет низкое быстродействие.

Цель изобретения - повышение быстродействия.

767765

Пороговый блок цию

1, 6сли

О,если

Йля этого в устройство введены объединенные по первому входу дополнительные элементы ИЛИ и пороговый блок, а также третий триггер, дополнительный элемент задержки и два дополнительных элемента И, к объединенным первым вхо

1l реализует функ ц „П

2 и чО, и дам которых подключен выход, третьего

/ элемента И, а к вторым входам дополнительных элементов И подключены соответственно единичный и нулевой выходы третьего триггера, к входам установки в единицу и в нуль которого подключены соответственно выходы порогового блока и дополнительного элемента задержки, вход которого объединен с выходом первого дополнительного элемента И и вто- рыми входами дополнительных элементов

ИЛИ, третьи и первые входы которых соответственно подключены к входам перво го и второго элементов ИЛИ, а выходы дополнительных элементов ИЛИ подключе. ны к счетным входам соответствующих разрядов регистра, при этом выход второго дополнительного элемента И подклю. чен к вторым входам четвертого и пятого элементов И.

На чертеже приведена структурная электрическая схема предложенного устройства.

Асинхронное устройство для ойределения четности информации содержит регистр 1, первый 2, второй 3, третий 4 . элементы ИЛИ, первый 5, второй 6 и третий, 7 триггеры, элементы задержки

8 и 9, дополнительные элементы ИЛИ

10, пороговый блок 11, элементы И 12»

20 и два дополнительных элемента И 21

22.

Устройство работает следующим образом.

В исходном состоянии триггеры 5 - 7 находятся в нулевом состоянии. Входная .ll -разрядная кодовая комбинация поступает в параллельном виде на входы устройства и через элементы ИЛИ 10 записывается в регистр l. Одновременно все входные импульсы подаются на элемент ИЛИ 3 и пороговый блок 11. С выхода элемента ИЛИ 3 импульс, соответствующий моменту записи, поступает на вход элемента задержки 8 и на единичный вход триггера 6. Последний уста» навливается в единичное состояние и открывает элемент И 14. Через время :1, соответствующее времени задержки элемента 8, импульс через открытый элемент И 14 поступает на вход элемента

ИЛИ 3 и входы элементов И 21 и 22.

1=1 где И - разрядность числа„

1 а„- >-й разряд вход ой «<»oä

lO комбинации.

Если Ф =1, то триггер 7 устанавливается в единичное состояние. Следовательно, открыт будет элемент И 21, импульс с которого поступает на вход элемента задержки 9 и на входы элементов

ИЛИ 10.

Кодовая комбинация, записанная в регистр 1, инвертируется. Через время (Г <Т4 ) с выхода элеменга задержки 9 на вход триггера 7 поступает импульс, устанавливающий триггер 7 в ну левое состояние.

Второй импульс, поступающий с элемента И 1.4, открывает элемент И 22.

Элементы И 15, 17, 19 подсоединены к единичным выходам соответствующих раз рядов регистра 1, импульс через них про ходит лишь в том случае, когда в разряде записана l". Наоборот, через элементы И 16, 18, 20 импульс проходит лишь гогда, когда в соответствующем разряде регистра 1 записан "0 . Если в первом разряде регистра 1 записана "1 то импульс с выхода элемента И 22 поступает через элемент И 15 на вход элемента ИЛИ 2. Одновременно с выхода элемента И 15 импульс через элемент

ИЛИ 10 подается на счетный вход первого разряда регистра l. Следующий импульс с элемента И 22 вновь подается на входы элементов И 15 и 16, однако теперь уже первый разряд регистра

1 находится в нулевом состоянии и этот импульс проходит через элемент И 16

4 на вход элементов И 17 и 18. Элементы

И 17 и 18 работают аналогично элемен.там И 15 и 16. Если во втором разряде регистра 1 записана "1, то импульс проходит через элемент И 17 на элемент, ИЛИ 2 и через элемент ИЛИ 10 на счетный вход второго разряда регистра

1, а следующий импульс --через элемент

И 18. Если же во втором разряде регист ра 1 записан, "О», то импульс сразу поступает на элемент И 18 и т. д.

С выхода элемента ИЛИ 2 импульсы, соответствующие символам "1" во вход- .ной кодовой комбинации, поступают на

5 76 счетный вход триггера 5. С выхода последнего элемента И 20 импульс попадает на входы элементов И 12 и 13.

Если число единиц в кодовой комбинации четное, то импульс проходит через элемент И 13 на выход 23, а если нечет-. ное, то импульс проходит через элемент

И 12 на выход 24. Через элемент ИЛИ

4 любой из этих импульсов поступает на входы установки в нуль триггеров

5 - 7, это приводит схему в исхоцное состояние.

Если при приеме входной кодовой комбинации с выхода порогового блока 11 поступает,нулевой сигнал (F -= -О), то инвертирования содержимого регистра 1 не производится и первый импульс сразу проходит через элемент И 22. Далее устройство работает аналогично рассмотренному случаю.

В случае, если И нечетно, необходимо выход порогового блока 11 соединить с дополнительным входом элемента ИЛИ

2. Это позволит скорректировать начальное состояние триггера 5 при инвертировании содержимого регистра l.

Пороговый блок 11 реализует в этом случае функцию

A (, ЮСЛИ;, с . ъ "-"

О,ЕСЛы g О.

И-1

111 2

Среднее время декодирования в пред лагаемом устройстве меньше, чем в из вестном, и определяется количеством ециниц в разрядах регистра 1, которое всегда будет меньше или равно Иф. В

7765 6 случае, если все коцовые ко бинации равновероятны и четно, 4

Тс ии (С иСи2 и "+С l<+<)7+..

31

Б си 2т си (2 и)с с (б 1с

5 "(2 4. И(2 6 2+1 . ° - ° + С"„(И-1+а)Т+.- + СР С =—

Формула изобретения

Асинхронное устройство для определения четности информации по авт. св. № 552609, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него ввецены объециненныэ по д первому входу дополнительные элементы

ИЛИ и пороговый блок, а также третий триггер, цополнительный элемент задержки и два дополнительных элемента И, к. объединенным первым входам которых подключен выход третьего элемента И, а к вторым входам цополнительнык элементов И подключены соответственно единичный и нулевой выходы третьего триггера, к входам установки в единицу и в нуль которого подключены соответственно выходы порогового блока и дополнительного элемента задержки, вход которого объединен с выходом первого дополнительного элемента И и вторыми входами дополнительных элементов ИЛИ, третьи и первые входы которых соответственно подключены к входам первого и второго элементов ИЛИ, а выходы дополнительнык элементов ИЛИ поцключе3 5 н ы с ч е н в хо ам с о о в е с ву х разрядов регистра, при этом выход второго дополнительного элемента И подключен к вторым входам четвертого и пятого элементов И. е

Составитель В, Маврин

Редактор Н, Суханова Техред М,Петко Корректор О. Билак

Заказ 7196/45 Тираж 751 Подписное

БНИИПИ Тосударственн ого комитета CCC P по.делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб„д. 4/5 филиал ППП "Патент", г. Ужгород, ул. Проектная, 4.