Устройство для контроля принимаемой информации

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВ ВТЕЛЬСТВУ

Сееез Сееетскид

Сецмаюктическиз

Республик

<111739538

F (5))ф, Кп 2 (61) Дополнительное к ввт. свид-ву (22) Заявлено 121277 (21) 2553104/18-24 с присоединением заявки Й9

G 06 F 11/08

Государствемвавй комитет

СССР по делам взобретевнй а etapbrtNI (23) Приоритет

Опубликовано 0506.80.Бюллетень ¹ 21

Дата опубликования описания 0 506.80 (53) УДК 681. 3 (088. 8) (72) Авторы изобретения

В.А.Аверьянов, В.В.Витер и В.И.Овсянников (71) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПРИНИМАЕМОЙ

ИНФОРМАЦИИ

Изобретение относится к области .вычислительной техники, в частности к устройствам для контроля информации в вычислительных машинах.

Известны устройства для контроля передачи информации в универсальных вычислительных машинах Единой системы (ЕС-ЭВХ), содержащие и узлов сверток по дедулю два, выходы которых 1О соединены с узлом сравнения, выход которого соединен с выходом устройства (l),(2) и (3) .Недостатком данных устройств является невозможность обнаружения ошибки кратности 2 в байте, так как контроль по модулю два осуществляется побайтно и, следовательно, при появлении (пропадании) разрядов в байте кратности 2 схема свертки формирует верный контрольный разряд.

Наиболее близким техническим решением к изобретенкю является устройство для контроля принимаемой информации, содержащее и-байтный 25 передающий регистр, выходы которого подключены ко входам и-байтного приемного регистра и ко входам и узлов свертки по модулю два передающего регистра, выходы которых подключены 30 к первым входам узла сравнения, вторые входы которого подключены к выходам и узлов свертки по модулю два приемного регистра, входы которых подключены к выходам и-байтного приемного регистра, а выход узла сравнения соединен с выходом устройства. Недостатком этого устройства является невозможность обнаружения ошибки кратности 2 в байте.

Целью изобретения является повышекие эффективности контроля.

Поставленная цель достигается тем, что в устройство для контроля принимаемой информации, содержащее и-байтный передающий регистр, и-байтный приемный регистр, 2п блоков свертки по модулю два и блок сравнения, причем выходы и-байтного передающего регистра соединены с соответствующими входами и-байтного приемного регистра, выходы и-байтного приемного регистра соединены с соответствующими входами первых и блоков свертки по модулю два, выходы которых соединены с первьм входом блока сравнения, выходы и-байтного передающего регистра соединены с соответствующими входами остальных и блоков свертки по

739538

Формула изобретения

Э модулю два, выходы которых соединены со вторым входом блока сравнения, а выход блока сравнения является выходом устройства, введены 2m дополнительных блоков свертки по модулю два причем выходы i-ro разряда всех байтов передающего регистра соединены с соответствующими входами i.—.го разряда первых m дополнительных блоков свертки по модулю два, выходы которого соединены с третьим входом блока сравнения. Выходы j-го разряда всех байтов приемного регистра соединены с соответствующими входами j-го дополнительного разряда остальных m дополнительных блоков свертки по модулю два, выходы которых соединены с четвертым входом блока сравнения.

Устройство для контроля принимаемой информации представлено на чертеже. 2

Оно содержит и-байтный передающий регистр 1, и-байтный приемный регистр

2, блоки свертки по модулю два 3„ -Зп, блоки свертки по модулю два 4„ -4„, дополнительные блоки свертки по модулю два 5 -5, „ дополнительные блоки свертки по модулю два 6„ -6„„, блок

7 сравнения.

Передающий 1 и приемный 2 регистры содержат и-байтных регистров 8 -8

Каждый байт включает восемь информационных разрядов. С целью контроля передачи информации каждый байт инФормации регистра 1 сворачивается соответствующим блоком (3„ -3.„) свертки по модулю два, который формирует контрольный разряд в соответствии с содержимым регистра 1, После завершения передачи информации в регистр

2 содержимое этого регистра сворачивается соответствуЮщим блоком 4 (4g 4g) свертки Но модулю торые формируют контрольные разряд байтов в соответствии с содержимым принятой информации в регистр 2.

Далее значение соответствующих байтов контрольных разрядов сравниваются блоком 7 сравнения и, если они не равны, то на выходе блока 7 сравнения вырабатывается сигнал сбоя при передаче информации. Побайтный контроль при передаче информации позволя- ет обнаруживать 100% одиночных ошибок и не обнаруживает ошибок кратности 2 в байте. С целью обнаружения ошибок кратности 2 предлагаемое устройство дополнительно содержит, блоки свертки 5 -5„„ и 6 -6„ по модулю два и регистров 1 и 2. ка свертки 5я подключены седьмые разряды всех байтов регистра 1, В таком же соответствии, как и выходы передающего регистра 1, подключены к блокам свертки 5„ -5в подключаются ко входам блоков свертки б -6 выходы регистра 2, Одноименные выходы блоков свертки 5 н 6 ре1гистров 1 и 2 сравниваются в блоке

7 сравнения и, таким образом, любое пропадание (появление) двух разрядов в любом иэ байтов передаваемого сообщения вызывает несовпадение результатов сравнения m блоков 5 и 6. Пропадание (появление) двух битов, находящихся в различных байтах передаваемого сообщения, обнаруживается при изменении контрольных разрядов и блоков свертки 3 и 4. Таким образом, подключение дополнительных блоков свертки 5 и 6 регистров 1 и 2 позволяют обнаруживать 100% двухкратных ошибок. Кроме того, устройство осуществляет контроль по модулю

2 как каждого байта, так и между байтами передаваемого сообщения, что увеличивает глубину контроля трактов передачи информации.

Устройство для контроля принимаемой информации, содержащее и-байтный передающий регистр, (-байтный приемный регистр, 2п блоков свертки по модулю два и блок сравнения, причем выходы г.-байтного передающего регистра соединены с соответствующими входами п-байтного приемного регистра, выходы и-байтного приемного регистра соединены с соответствующими входами первых и блоков свертки по модулю два, выходы которых соединены с первым входом блока сравне— ния, выходы и-байтного передающего регистра соединены с соответствующиMH входами остальных t1 блоков свертки по модулю два, выходы которых соединены со вторым входом блока сравнения, выход блока сравнения является выходом устройства, о т л и ч а ющ е е с я тем, что, с целью повышения эффективности контроля, в устройство введены 2m дополнительных блоков свертки по модулю два, причем выходы i-го разряда всех байтов пе— редающего регистра соединены с соответствующими входами z-ro разряда первых m дополнительных блоков свертки по модулю два, выходы которого соединены с третьим входом блока

Рассмотрим работу устройства на примере, когда n=m=8. В этом случае на "входы блока свертки 5 подключены нулевые разряды всех и байтов ðåгистра 1, ко входам блока свертки

5 †первые разряды всех и байтов регистра 1, и т.д., а ко входам блосравнения,. выходы g-ro разряда всех

6О байтов приемного регистра соединены с соответствующими входами j-ro допслнительного разряда остальных m дополнительных блоков свертки по модулю два, выходы которых соединены с четвертым входом блока сравнения.

739538

Составитель И.Сигалов

Техред И .Асталсш Корректор Г. Назарова

Редактор Л. Утехина

Заказ 3539/56 Тираж 751 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. /

4/5

Филиал ППП Патент, r. Ужгород, ул. Проектная, 4

Источники информации, принятые во внимание при зкспертиэе

1. Принципы работы системы 1ВМ/370.

Под. ред. Райкова Л. Д., М., Мир, 1975, с. 331, 5

2. Каналы ввода-вывода ЭВМ EG-1020, Под ред. Ларионова Л. М., М., Статистика, 1975, с. 207-208.

3 ° Авторское свидетельство СССР

9445045, кл. G 06 F 11/08, 27.03.72 (прототип).