Преобразователь двоичного кода в двоично-десятичный

 

© 4 И Е (,)781806

ИЗОБРЕТЕН ИЯ

Совхоз Советских

Сацквлнсткческкх

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное K авт. свнд-ву (22) Заявлена 12.12.78 (21) 2695390/18 — 24 с присоединеннвм заявки № (28) Приоритет

Э (51)M. Кл.

G 06 F 5/02

Гоеударстееииый комитет (53) УЙК681.325 (088.8) по делам изобретений и открытий

Опубликовано 23.11.80. Бюллетень ¹ 43

Дата опубликования описания 23.11,80

I (72) Автор изобретения

В. М. Лукашенко (71) Заявитель (54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА

В ДВОИЧНΠ†ДЕСЯТИЧН

Изобретение относится к автоматике и вычислительной технике и может быть использова но при лостро".íèè преобразователей кодов.

Известен преобразователь двоичного кода в двоично-десятичный, содержащий два сдвиговых регистра, одноразрядный последовательный сумматор, элементы И и ИЛИ„выходные элементы И и распределитель импульсов (1).

Недостаток этого преобразователя — низкое быстродействие и относительно большие аппата ратные затраты.

Наиоолее близким по технической сущности и схемному решению к предлагаемому является преобразователь двоичного кода в двоична-десятичный, содержащий входной регистр, первые входы которого являются входами преобразователя и грутшу элементов ИЛИ. Кроме того, этот преобразователь содержит расширитель, состоящий из группы элементов И (2).

Недостаток данного преобразователя состоит в большом объеме аппаратуры.

Цель изобретения — упрощение преобразователя.

Поставленная цель достигается эа счет того, что преобразователь двоичного кода в двоичнодесятичный, содержащий входной регистр, выполненный на триггерах со счетными входами, информационные входы которого являются входами преобразователя и группу элементов

ИЛИ, дополнительно содержит постоянное запоминающее устройство, управляющий тритгер, вход которого является управлякицим входом преобразователя, единичный выход соединен с управляющим входом входного регистра, нулевой выход соединен со входом считывания постоянного запоминающего устройства, информационные входы которого соединены с выходами входного регистра и являются выходами преобразователя, а выходы постоянного запоминающего устройства соединены со входами группы элементов ИЛИ, выходы которых соединены со счетными входами входного регистра, вход сброса которого соединен со входом сброса преобразователя.

На чертеже приведена структурная схема пре. образователя.

3 781806

Преобразователь двоичных чисел в двоичнодесятйчные содержит входной регистр 1, выполненный на триггерах со счетными входами (RST-триггер), постоянное запоминающее устройство 2, информационные входы которого

5 соединены с выходами входного регистра 1, а выходы со входами группы элементов ИЛИ

3, выходы которых подключены к счетным входам входного регистра 1. Разрешающий вход 4 постоянного запоминающего устройства соединен с нулевым выходом управляющего триггера 5, прямой выход б которого подключен к управляющему входу входного регистра 1, выход которого является выходом устройства. Вход 7 управляющего триггера является управляющим входом преобразователя. а,„BLED В д„д В Ь„, В д„д

0 — 9 0

36-37 1

3 4

3 12

2 50-51 6 2

10- 11 1 10

12-13 . 1 0

38 39 1 14 52 53 6 6

3 12 40 41 6 8 54 55 6 2

3 4 42-43 6 8 56-57 б 14

1 10

14-15

2 14 44 45 6

1 2 46-47 6

1 6 48 49 7

16-17 0 6

18-19 0 10

20-21 3 4

8 58-59 6 2

8 60-61 5 12

8 62 63 5 12

П р и м е ч а н и е:  — преобразуемое число; д„— константа для 1-й тетрады; ф — константа для 2-й тетрады, Из табл 1 видно, что для двух соседних значений входных кодов константы одинаковые

Значениями их являются для первой тетрады числа 1, 2, 3, 5, 6, 7; для второй — 2, 4, 6, 8, 10, 12, 14.

Пример определения констант приведен в табл. 2.

5о

В 0.001.0111

Таким образом, преобразуемый двоичнодесятичный код получается из суммирования

55 по mod 2 входного двоичного кода разбитого

1 на тетрады и константы к ним.

0010, 0011

0011; 0100

Вз-1о

Ь„; й

П р и м е ч а н и е: где В,о — значение числа в десятичной

Преобразователь двоичного кода в двоичнодесятичный, работает следующим образом.

22 — 23

24-25

26-27 . 28 — 29

30-31

32 — 33

34-35

При разработке преобразователя составляется таблица соответствующих чисел в двоичном и двоично-десятичном кодах, по которой строится постоянное запоминающее устройство и группа элементов ИЛИ. Оба кода, преобразующий и соответствующий преобразуемый, разбиваются на тетрады, константы представляются четырехразрядным кодом и являются результатом суммирования по mod 2. В таблице 1 приведены значения констант для первой и второй тетрад для преобразования 6- разрядного двоичного кода в двоично-десятичный,где для простоты восприятия, все константы и значения преобразуемых чисел представлены в десятичной системе исчисления. системе исчисления;

В2 — значение этого же числа в двоичной системе исчисления;

Вг-1о — соответствующее им двоичнодесятичное число д 1 — первая и втоХ рая константы соответственно, 781806

15

Заказ 8136/54

Подписное

ВНИИПИ

Тираж 751

5

После обнуления регистра 1 сйгналом триггера 5 разрешается запись двоичного кода в регистр по кодовым входам, при поступлении на счетный вход триггера управления команды преобразования, изменяется его состояние на

5 обратное, и потенциал нулевого выхода триггера поступает на разрешающий вход 4 постоянного запоминающего устройства, в результате чего на одном из его входов появляется импульс, который, пройдя соответствующие элементы

ИЛИ 3, поступает на счетные входы триггеров регистра 1 и перебрасывает их из одного состояния в другое. Таким образом, на выходе входного регистра 1 появляется двоичнодесятичный код входного кода.

Время преобразования предлагаемого устройства равно

Т= +т. вы в. тр. где+ — время выборки константы

8Ы5, > игр время переброса триггера из одного состояния в другое.

Предлагаемый преобразователь позволяет осуществить преобразование за один такт, в течение которого сигнал постоянного запоминающего устройства, поступив на счетные входы триггеров через соответствующие элементы ИЛИ

J изменяет состояние соответствующих триггеров регистра на обратное. Это приводит к сокращению выходных адресных шин (табл. 1) в два раза и, как следствие, к снижению аппаратурных затрат преобразователя.

Формула изобретения

Преобразователь двоичного кода в двоичнодесятичный, содержащий входной регистр, выполненный на триггерах со счетными входами, информационные входы которого являются входами преобразователя, и группу элементов

ИЛИ, отличающийся тем,что, с целью упрощения преобразователя, он содержит постоянное запоминающее устройство, управляющий триггер, вход которого является управляющим входом преобразователя, единичный выход соединен с управляющим входом входного регистра, нулевой выход соединен

i со входом считывания постоянного запоминающего устройства, информационные входы которого соединены с разрядными выходами входного регистра и являются выходами преобразователя, а выходы постоянного запоминающего устройства соединены со входами элементов

ИЛИ группы, выходы которых соединены со счетными входами триггеров входного регистра, вход сброса которого соединен со входом сброса преобразователя.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР 11О 356642, кл. G 06 F 5/02, 1974.

2. Патент США У 3526759, кл. 235 — 155, 1967.

Филиал ППП "Патент", г, Ужгород, ул. Проектная,4