Устройство для ввода информации

 

Союз Советских

Социалмстическнх

Республнк

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОИ:КОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к ав т. св ид-в у (22) Заявлено 04.01 ° 79 (2f) 2707066/18 24 (5f)+ с присоединением заявки Ио (23) Приоритет

G 06 F 3/04

Государственный комитет

СССР по делам изобретений н открытий

Опубликовано 301180 Бюллетень ИВ 44

Датаопублмкованияописания 30. 11 80 (53) УДК 6 81 32 7.11(088.8) (72) Авторы изобретения

Л.Н. Воронкнн, К.Д, Гузеев, В.И. Дегтярев, А. М. Поликанов и С.М. Шпак (73) Заявитель (54) УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМА(ИИ

Изобретение относится к области вычислительной техники и может быть использовано для обработки цифровой информации, записанной на магнитной ленте и других носителях информации.

Известно устройство для ввода информации, содержащее блок совпадения, блок формирования тактовых импульсов, регистр строки, дешифратор четности, блок контроля, блок перезаписи информации и блок связи (l). В данном устройстве информация считывается с магнитной ленты и вводится в ЭВМ построчно.

Основным недостатком этого устройства является недостаточное эффективное использование процессора

ЭВМ из-за загрузки его в течение всего времени считывания информации.

Известно также устройство, в сос- 20 тав которого входят буферный блок памяти, четыре регистра, триггер, преобразователь кодов, блок управления и блок считывания (21.

В данном устройстве информация сначала вводится в буферный блок памяти. После заполнения буферного блока памяти производятся прерывание работы вычислителя (ЭВМ), ввод массива из буферного блока памяти и об- ЗО работка введенной информации. Обработка должна быть закончена до момента ввода в вычислитель очерецного массива информации.

К недостаткам устройства следует отнести ограничения, накладываемые на обработку информации, так как время обработки должно быть меньше времени ввода информации.

НаибоЛее близким по техническому решению к изобретению является устройство для ввода информации, содержащее входной регистр, буферный блок памяти, состоящий иэ накопительного блока, регистра адреса и блока управления, вычислительный блок, два счетчика, элементы И и ИЛИ, два дешифратора и блок местного управления, состоящий из блоков местного управления записи и считывания и схемы пуска и останова f3).

Однако в этом устройстве ввод информации из буферного блока памяти начинается лишь после того, как заполнена ei"о половина, что очень неэффективно при работе в реальном времени, так как при этом сокращается время обработки и затрудняется реализация программ реального времени.

783783

Цель изобретения — повышение быстродействия устройства.

Это достигается тем, что в устройство для ввода информации, содержащее источник сообщения, входной регистр, первый буферный блок памяти, вычислительный блок, первую группу элементов

ИЛИ, две группы элементов И, два счетчика, блок управления записью, блок управления считыванием и блок пуска и останова, причем выход источt0 ника сообщения соединен с входом входного регистра, выходы которого связаны с первыми входами буферного блока памяти, вторые входы которого соединены с выходами элементов ИЛИ первой группы, первые и вторые входы которых присоединены к выходам элементов И первой и второй групп соответственно, а информационные входы элементов И первой и второй групп соответственно связаны с разрядными, 26 выходами первого и второго счетчиков, первые входы которых присоединены к первым выходам блока управления записью и блока управления считыванием соответственно, причем второй выход блока управления записью связан с входом блока пуска и останова, выход которого присоединен к входу источника сообщений, введены три схемы сравнения, два дешифратора, два регистра, второй буферный блок

Памяти, вторая и третья группы элементов ИЛИ, третья и четвертая группа элементов И, два триггера, сумматор, два элемента И, элемент НЕ и элемент ИЛИ. При этом первые входы второго буферного блока памяти соединены с первыми входами первого буферного блока памяти, второй вход

Второго буферного блока памяти связан с управляющими входами элементов 40

И третьей группы и первым выходом первого дешифратора, третий вход с управляющими входами элементов И четвертой группы и первым выходом второго дешифратора, четвертые вхо- 4 ды — с выходами элементов ИЛИ второй группы, первые и вторые входы которых соответственно связаны с выходами элементов И третьей и четвертой групп. Выходы первого и второ-

Го буферных блоков памяти соответственно присоединены к первым и вторым входам элементов ИЛИ третьей группы, выходы которых соединены с входами вычислительного блока и nepsoro регистра, выходы которого связа- 55 ны с первыми входами первой схемы сравнения, вторые входы которой подключены к разрядным выходам второго счетчика, информационным входам элементов И четвертой группы и первым Я) входам сумматора, вторые входы которого связаны с разрядными выходами первого счетчика, информационными входами элементов И третьей группы и первыми входами второй схемы сравнения ° Выход сумматора присоединен к первому входу первого элемента И, второй вход которого связан с первым входом BTopOIo элемента И и выходом вычислительного блока, а третий вход с выходом третьей схемы сравнения и вхоцом элемента НЕ, выход которого присоединен ко второму входу второго элемента И. Одновременно первый и второй входы элемента ИЛИ присоединены к выходам первого и второго элементов И, а выход элемента ИЛИ связан с первым входом блока управления считыванием, второй вход которого соединен с третьим выходом блока управления записью, третий вход — с выходом первого триггера, первым входом второго дешифратора и первым входом третьей схемы сравнения, второй вход которой соединен с выходом второго триггера, первым входом первого дешифратора, первым входом блока управления записью. Второй .вьход блока управления считыванием связан со вторым входом второго цешифратора, а третий выход — со вторым входом блока управления записью, третий вход которого связан с выходом источника сообщения и входом второго регистра, а четвертый выход — co вторым входом первого дешифратора. При этом выход первой схемы сравнения соединен со. вторым входом второго счетчика и первым входом первого триггера, второй вход которого соединен со вторым входом первого счетчика, третьим. входом второго счетчика, вторым выходом блока пуска и останова и первым входом второго триггера, второй. вход которого соединен с третьим входом первого счетчика и выходом второй схемы сравнения, вторые входы которой связаны с выходами второго регистра. При этом третий вход первого буферного блока памяти связан с управляющими входами элементов И первой группы и вторым выходом первого дешифратора, а четвертый вход со вторым выходом второго дешифратора и управляющими входами элементов

И второй группы.

На чертеже представлена блок-схема устройства.

Устройство содержит блок 1 пуска и останова, счетчики 2 и 3, триггеры 4 и 5, источник 6 сообщения, входной регистр 7, регистр 8, буферные блоки 9 и 10 памяти, блок 11 управления записью, дешифратор 12, первые группы элементов И 13 и элементов

ИЛИ 14, вторые группы элементов И 15 и элементов ИЛИ 16, вторую схему 17 сравнения, вычислительный блок 18, третью схему 19 сравнения, элементы

И 20, НЕ 21, И 22 и ИЛИ ?3, блок 24 управления считыванием, дешифратор

25, вторую и четвертую группы элементов И 26 и 27, первую группу эле783783 ментов ИЛИ 28, регистр 29, сумматор

30 и третью схему 31 сравнения.

Работает устройство следующим образом.

Перед началом ввода информации по сигналу из блока 1 пуска и останова счетчики 2,3 и триггеры 4,5 устанавливаются в исходное состояние (0 ) . Счетчик 2 используется для формирования адреса, по которому производится запись информации, а счетчик 3 — для формирования адреса, цо которому осуществляется считывание.

Объем БЗУ выбирается таким, чтобы в него можно было бы полностью записать информацию одного буферного блока памяти. !

По сигналу, поступающему от блока

1 пуска и останова.на.источник 6 сообщения, производится запуск источника (например, при вводе информации с накопителя на магнитной ленте про- 20 изводится пуск лентопротяжного механизма) . Информация иэ источника сообщения поступает на информационные входы входного регистра 7 и регистра

8. Во входном регистре 7 каждое ин- 25 формационное слово запоминается на время записи его в одном из буферных блоков 9 и 10 памяти, а в регистр 8 заносится информация о количестве информационных слоев в одном кадре.

После записи во входном регистре 7 информационного слова в блоке 11 управления записью по сигналу из источника 6 сообщения формируется импульс разрешения записи, поступающий на управляющий вход дешифратора 12, на разрядный вход которого подается сигнал с выхода триггера 4, при этом на одном из выходов дешифратора 12 формируется импульс.

При записи в буферный блок 9 памя- 40 ти этим импульсом открываются элементы И группы 13 и выходы счетчика

2 через элементы И группы 13 и элементы ИЛИ группы 14 подключаются к входам адреса буферного блока 9 па- 4> мяти, в него производится запись информации. Аналогично при записи блок

10 открываются элементы И группы 15 и адрес с разрядных выходов счетчика

2 проходит через элементы И группы 15 и элементы ИЛИ группы 16 на вход блока 10. После записи информационного слова к показаниям счетчика 2 прибавляется 1 и в счетчике устанавливается адрес, по которому будет записываться следующее информационное сло-55 во.

Запись в какой-либо буферный блок памяти производится до тех пор, пока не будет записано последнее информационное слово кадра, при этом пока- д) зания счетчика 2 регистра 8 будут одинаковые и импугьсом с выхода схемы 17 сравнения триггер 4 перейдет р другое положение, что соответствует записи в другой блок памяти, а счет-. чик 2 устанавливается в 0, что соответствует начальному адресу.

Считывание информации с буферного блока памяти производится по импульсам запрета, поступающим из вычислительного блока 18. При этом считывание возможно только при наличии в блоке записанной и еще несчитанной информации. Возможны два случая В первом случае считывание ведется иэ того буферного бгока памяти, в котором в данный такт записывается информация, во втором случае считывание и запись ведутся в разных блоках.

Если считывание производится из того же блока, в который произведена запись, то на выходах схемы 19 сравнения формируется сигнаг., разрешающий прохождение через элементы И 20 (первый случай). Если считывание ведется из другого блока, то разрешающий сигнал с выхода элемента НЕ 21 поступает на элемент И 22.

B первом случае импульсы запроса проходят через элементы И 20, ИЛИ 23 на вход блока 24 управления считыванием, в котором формируется импульс разрешения считывания, поступающий на управляющий вход дешифратора 25.

В зависимости от того, из какого блока памяти должно производиться счи- . тывание, на одном из выходов дешифратора 25 формируется импульс, Выход считывания счетчика 3 либо через элементы И группы 26 и эгементы ИЛИ группы 14 подключается к адресно входам блока 9 и информация считывается из него, либо через элементы И группы

27 и элементы ИЛИ группы 16, подключенные к адресным входам бгока 10.

После считывания информационного слова к показаниям счетчика 3 прибавляется 1 и в счетчике устанавливается адрес для считывания следующего информационного слова. Считанная информация проходит через элементы ИЛИ 28 на вход вычисгительного блока 18 и на вход регистра 29, в котором запоминается количество слов в информационном кадре.

Считывание из блока памяти может производиться только в том сгучае, если показания счетчика 2 будут больше показаний счетчика 3, т.е. если в блоке записано информации не меньше, чем считано. Сравнение показаний счетчика производится при помощи сумматора 30, на вход которого подается код счетчика 3 в прямом коде, а код счетчика 2 — в дополнительном, при этом, если показания счетчика 3 меньше, то перенос на выходе сумматора отсутствует и на вход элемента 20 поступает сигнаг., разрешающий прохождение импульсов запроса информации.

Во втором случае импульсы запроса информации проходят через эя мент И

21 и элемент ИЛИ 22 независимо от показаний сч: тчиков 2 и 3.

Считывание из буферного блока памяти производится до тех пор,„ пока не будет считана вся записанная..ННформация, при этом на выходе схемы

31 сравнения будет сформирован импульс, по которому счетчик 3 установится в О, а триггер 5 изменит сное состояние и подготовит считывание информации из другого буфер ::oго блока памяти.

ФормУла изобретения

Устройство для ввода информацки, содержащее источник сообщения, входной регистр, первый буферный блок па"мяти и вычислительный блок, первую группу элементов ИЛИ, дне группы

«. ,элементов И, два счетчика, блок управления записью, блок управления считыванием и блок пуска и останова,,паничем выход источника сообщения соединен с входом входного регистра„ ныхфды которого связаны с первыми вхо- « .5 дами буферного блока памяти, вторые входы которого соединены с ныходамк элементов ИЛИ первой группы, первые и вторые входы которых присоед IHeнь . к выходам элементов И первой и Вто-. рой групп соотнетстненно, а информационные входы элементов И первой и второй групп соответственно связаны с разрядными выходами первого к второго счетчиков, первые входы ко- э торых присоединены к первым выходам блока управления записью и блока управления считыванием соответственно, причем второй выход блока управления записью связан с входом блока пуска

° и останона, выход которого присоединен к входу источника сообщений, от ли чающее сятем,ч(o,с целью повышения быстродействия устройства, в него введены три cxei . сравнения, два дешифратора, дна ре- !.,( гистра, второй буферный блок памяти, вторая . третья группы элементов ИЛ!И, третья и четвертая группы элементон

И, два триггера, сумматор, два элемента И, элемент НЕ и элемент ИЛИ, 5О причем первые входы второго буферного блока памяти соединены с первыми входами первого буферного блока памяти, второй вход второго буФерного блока памяти связан с управляющими

ВХОДаМи элементон И третьей группы и первым выходом перного дешифратора, третий вход — с управляющими нхоДами элементов И четвертой группы и первым выходом второго дешкфратора, четвертые входы — с Выходами эле- ментов ИЛИ второй группы, первые и вгорые входы которых соответственно связаны с выходами элементон И третьей к четвертой групп,а выходы веерного к второго буферных блокон 65 п-(!йь (> с >o (, (el QTB=r"и -;О присоединены к je;: Бым:.1 1(торым н ."(Од .(м злеме H TQB

НЛ11 р".: ь(.(1 Гр уl(пы; БыхО)«ы кОтОрь(х

::."..-:::((. иены с Б одамк Вычислительного

::..1-1(;1»::, !1 1!""» во!! регilcтра., выходы коСРО:;.-;:ВЯЗB.HЬ С ПЕ-:БЬСМК B>«ÎÄBÌÈ ПЕРВ. " i.. - : — 1 (, г Ран HP ("1»г!О»>6 Р В>"ОДЫ Ко торо-; прксседкнень: г разрядным ныхо,Н; -(ОРQ (г » " 1(К К(1 ЧH (>О!Зма((КОHНЫМ

:«ходам з.-ементов И «:етнертой группы (! ПЕ(РБЫ!1 ".>;С,, !с-М СУММБТОРБ Н (QP61e BXO

1< - i (iPO, 0 (3i BOB:-11 1 C P àý(а Я (;НЩ;К:,.:.Хода;=.ход;-(ми Б1. е((енто н И третьей групп61 и !op BiB(ü-1«в:":Ода к B Tо Ой схемы сравнения, Бl:1><0,(c Ji»ii"1". f ОРа :1>»!сосДНБ(н ! 11» (BО(1 „В >... (:ЕО>1ОГ!> BJI - l"le -ITc!

Б..орой вход, ко:Срого связан с первым B>одом второго =-лемента И к вы>одом БBIH-:cJI>ITeJIBHQIО блока, -.: третий B «од - с Бы IOIIQM третьей схемы сравнен кя и Б ходОм:-;Деме н та РХ, ВыxoJI j;0TQp0E0 .-;pксоедкнен YQ второму

Входу B ..-Орог эдеме TB. И, Одновременно Вераа и к второй Входы =: нем(ента:

ИЛИ присоединены к T ыходам первого к нторого э-(el;eHToa И, а выход элем н га ИЛИ свя=-ан с "ервым входом блоjIB. Управлен(1> счкть1В :11иек(, BTopoA Вход котоpñ=î ссe„.(;-;.iaea с третьям Выходом б,(0 <а управления за1(нсью тpe-,кй

-,;„OJ30М БЕРН» го т PHJãг(Ра и."-р-..";.; входом ВTOpoIO дешкфратора к

3epB6м Входом третьей схемы сравнен я, второй вход которой соединен с ныходом второго триггера, первым

ВХОДОМ ПЕРВОГО ДЕШКФРатОРа,- гЕРВЫМ

Входом блока управления за!лисью(Второй Бь.ход блока >гранленкя ="÷èòûВанкем связа.H co Бтс(рым входом BTQ 0ic дешкфратора, а третий выход

Бттарым в>:одом блска упргBJIeнкя Эа1>ксь1Б(тре> кй вход ((оторого сВяза н с выходом ксточнкка сооб!денкя H ВхоДОМ Бi ÎpoIО ЭЕГКCTpc; = HPTBepT J»«j

ВЫХОД вЂ” СО 3 -СРЫМ В.ОЦОМ ВЕРНОГО ДЕ31>! 1pd г»>ра, прк этом Бы>>од первОй cõeCPclD НЕ 11НЯ Coe+IIHB Н CG В TOP6D4 НХО(О!»(нторого счетчике >l первым Вхо

Bом пе оного триггера, второй вход

КОТОООГО ССЕЦКНЕН СО НТOP611»(EXO+GM первого счетчика, третьим входом второго счетчика, вторьм выходом блока l jC Kc "-(О СТ а со В 3а К Г! P.. РБ6IМ ВХОДОМ B TO рого триггера, нторсй вход которого соединен с третьим Входом первого счетчика к выходом Б-торой схемы сравнения„ BTop(" e нхОды кОтОрОй сВязаны с БыхОдамк BTopoÃÎ регистра, прк зтОм третий вход первого буферного блока памяти снязан с управляющими входами элементов И первой группы к вторым

Выходом перного дешкфратора, а четвертый, — со вторым выходом второго дешкфратора к управляющими входами элементов И Второй группы.

Источники информации, принятые но внимание при экспертизе

1. Авторское свидетельство CCCP гъ 369562, кл, С Об Р 3//Оа, 1971.

763783

Составитель В. Заварин

Редактор И. Грузова Текред M.Петко. Корректор В. Бутяга

Заказ 8549/51 Тираж 751 Подписное

ВПИИПИ Государственного. комитета СССР по делам изобретений и открытий

123035, Москва, Ж-Э5, Раушская наб., Д. 4/5

Филиал ППП Патент, г. Жкгород, ул. Проектная, 4

2. Майоров C.Ë.,Íèêoëàåâ Г.И., Структура цифровых вычислителънык машин.Л.."Машиностроение",1970,с.357-360, 3. Авторское свидетельство СССР

Р 378832, кл. G 06 F 33//0044, 1970 (лрототитт) .