Счетчик импульсов

 

я I 1

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

«»784003 (61) Дополнительное к авт. сеид-ву (51) М. Кл. (22) Заявлено 10 ° 11 ° 7. (2 t). 2541570/18-21 с присоединением заявки Но (23) Приоритет

Н 03 К 23/02

Государственный комитет

СССР по делам изобретений и открытий

Опубликовано 301180. Бюллетень Hо 44

Дата опубликования описания 30.1130 (53) УДК 621. .374.32 (088.8) (72) Автор изобретения

Ф. Б . Халитов (71) Заявитель (54) СЧЕТЧИК ИМЛУЛЬСОВ, Целью изобретения является повышение помехоустойчивости.

Это достигается тем, что в счетчик импульсов, содержащий три

DK"триггера и элемент И, первые три входа которого соединены с прямыми выходами соответственно первого, второго и третьего ДК-триггеров, К входы второго ДК-триггера соединены соответственно с прямым и инверсным выходами первого 3К-триггера, J u

К«входы третьего 3К-триггера соединены соответственно с прямым и инверсным выходами второго JК-триггера, а тактовые входы всех dK-триггеров соединены с входом счетчика, введен элемент И-ИЛИ-НЕ, выход которого соединен с инверсными входами сброса всех 3К-триггеров, вход счетчика соединен с четвертым входом элемента

И, выход которого соединен с первой группой- входов по И элемента И-ИЛИ-НЕ, первые входы второй и третьей групп входов пс И которого соединены с прямым выходом второго 3 K-триггера, первий вход четвертой группы входов по

И элемента И-ИЛИ-HE соединен с ннверсньж выходом второго 3К-триггера, вторые входы второй, третьей и четвертЪй групп входов по И элемента

Изобретение относится к автоматике и вычислительной технике и может использоваться при построении пересчетных устройств, накопителей импульсов, устройств выдачи команды и т. п. 5

Известен счетчик импульсов, содержащийЗК-триггер, прямой и инверсный выходы которого соединены соответственно с J и К входами следующего триггера, и элемент И (13 . тО

Недостатком этого счетчика импульсов является относительно низкая помехоустойчивость.

Известен также счетчик импульсов, содержащий три JK-триггера и элемент

И, первые три входа которого соединены с прямыми выходами соответствен-. .но первого, второго и третьего 3К-триггеров, 3 и К входы второго

JK-триггера соединены соответственно с прямым и инверсным выходами первого gK-триггера, и К входы третьего

ЗК-триггера соединены соответственно с прямым и инверсным выходами второго ДК-триггера, а тактовые входы всех ДК-триггеров соединены с входом счетчика 2l.

Недостатком этого счетчика является относительно низкая помехоустойчивость. 30

784003

И -ИЛИ-.ЙЕ соединены с 3 входом и инверсным выходом первого ЭК-триггера, K вход которого соединен с общей шиной, третьй входы третьей,-и четвертой групп входов по И элемента И-ИЛИ-НЕ соединены с прямым выходом третье го ЗК-триггера.

На чертеже показана структурная схема предлагаемого счетчика импульсов.

Счетчик импульсов содержит три р

ДК-триггера 1, 2, g, элемент И-ИЛИ-НЕ

4 и элемент И 5, первые три входа которого соединены с пряьыми выходами соответственно первого 1, второго 2, и третьего 3 3К-триггеров, J и К входы второго ДК-триггера 2 соединены. .соответственно с прямым и инверсным выходами первого 3К-триггера 1, 3 и

K входы третьего JK-триггера 3 соединены соответственно с прямым и инверсным выходами второго ЗК-триггера 2, 26 а тактовые входы всех ДК-триггеров соединены с входом б счетчика, выход элемента И-ИЛИ-HE 4 соединен с инверсными входами сброса всех 3К-триггеров 1, 2 и 3, вход б счетчика соединен с четвертым входом элемента

И 5, выход которого соединен с первой группой входов по И элемента .И-ИЛИ-HE 4, первйе входы второй и третьей групп входов по И которого соединены с прямым выходом второго

Зк-триггера 2, первый вход Четвертой группы входов по И элемента

И-ИЛИ- НЕ 4 соединен, с инверсным Выходом второго 3К-триггера 2, вторые входы второй, третьей и четвертой групп входов по И элемента И-ИЛИ-НЕ

4 соедийены. с 3 входом и инверсным выходом первого JK-триггера. 1, К вход которого соединен с. общей шиной, третьи входы третьей и четвер- 40 той rpynn входов по И элемента И-ИЛИЯЕ 4 соединены с пряМым выходом треть

его JK-триггера 3. счетчик импульсов работает сле дующим образом.,ц

В исходном состоянии все триггеры находятся в нулевом логическом ,состоянии. При этом на 3 входе перво"го триггера 1 держится логическая

"1", а его K вход заземлен. Счетные у импульсы по входу б поступают на счетные входы всех трех триггеров. При поступлении первого счетного импульса переключается первый триггер 1, при этом на 3 и к-входах второго« триг- гера 2 потенциалы меняются: íà «J входе - логическая "1", на К входе логический "0". Прй йоступлейии«вто рого"счетного импульса подтверждается логическое состояние."1-0" первого триггера 1 и переключается второй 40 триггер 2, меняя потенциалы на 3 и

К входах третьего триггера 3. При поступлении третьего счетного импульса подтверждается состояние первого 1 и второго 2 триггеров и переклю- 6S чается третий триггер 3. Таким обра-, зом, при поступлении трех импульсов

I все три триггера устанавливаются в логическое состояние "1-0". При этом на трех входах элемента И 5 устанавливается состояние логической "1".

Четвертый счетный импульс подтверждает состояние всех трех триггеров, проходит через элемент И 5 устанавливает в исходное состояние все три триггера.

При сбоях и отказах триггеров ячейки на выходе элемента И 5 может появиться ложный сигнал. Для исключения этого явления использован логический элемент типа И-ИЛИ-НЕ 4.

При появлении ложных логических состояний "1-0-1", "0-1-1", "0-1-0", "0-0-1" сигнал с элемента Й-ИЛИ-HE 4 поступает на R входы всех триггеров, устанавливая их в исходное состояние.

На разрешенные логические состояния

"0-0-0", "1-0-0", "1-1-0", "1-1-1" этот элемент не реагирует.

Формула - изобретения

Счетчик импульсов, содержащий три

3К-триггера и элемент И, первые три входа которого соединены с прямыми выходами соответственно первого, второго и третьего 3К-триггеров, К входы второго «JK-триггера соединены соответственно с прямым и инверс ным выходами первого 3К-триггера, 3 и К входы третьего 3К-триггера соединены соответственно с прямым и ииверсным выходами второго 3К-триггера, а тактовые входы всех JK-триггеров соединены с входом счетчика, отличающийся тем, что, с целью повьйаения помехоустойчивости, в него введен элемент р-ИЛИ-НЕ,выход; которого соединен с инверсными входами сбрОса всех 3К-триггеров, вход счетчика соединен с четвертым входом элемента И, выход которого соединен с первой группой входов по И элемента И-ИЛИ-ЯЕ| первые входы второй и третьей групп входов по И кото рого соединены с прямым выходом второго К-триггера, первый вход четвертой группы входов по И элемента

И- ИЛИ-НЕ соедИнен с инверснЫм выходом втброго QК-триггера, вторые входы втор@й, третьей и четвертой групп входОв по И элемента И-ИЛИ-ИЕ соединены с входом и инверсным выходом пеРвогО 3К- триггера, К вход которого сбенйиеи с общей шиной, третьи входы третьей и четвертой групп входов по

И ЗлЕМЕИта И-ИЛИ-НЕ соединены с пряййй ныходом третьего ЗК-триггера.

Источники информации, принятые во внимание при экспертизе

1. Патент GaA 9 3530284, кл. 235-92, 1974.

2. Лейнов М. Л. и др. Цифровые делители частоты на логических элементах. N. „ Энергия, 1975, с. 73, рис. 3-1б (прототип), 784003.Заказ 8570/62 Тираж 995

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Филиал ППП Патент"i" г. Ужгород, ул. Проектная, 4

Составитель О. Скворцов

Редактор Е. Караулова Техред H. Бабурка Корректор О,. Билак