Элемент памяти

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

Социалистических

Республик п>788175 (61) Дополнительное к авт, свид-ву— (22) Заявлено 03. 01. 79 (21) 2704962/18-24 с присоединением заявки ¹ (23) Приоритет—

Опубликовано 151280. Бюллетень М9 46

Дата опубликования описания 17.1280 (51)М. Кл.

G 11 С 11/40

G 15/00

Государственный комитет

СССР по делам изобретений н открытий (53) УДК 681. 327..66(088.8) (72) Авторы изобретения

Б. В. Барашенков и Г. В. Павлова (71) Заявитель (54) ЭЛЕМЕНТ ПАМЯТИ

Изобретение относится к вычисли.тельной технике, в частности к технике запоминающих устройств.

Известен ассоциативный запоминающий элемент, содержащий три МДПтранзистора t 1j .

Наиболее близким к предлагаемому по технической сущности является двухтранзисторный запоминающий элемент (2J . !

О

Однако данный элемент не является ассоциативным и обеспечивает только запись и считывание информации, не позволяя производить операции ассоциативного поиска. 15

Цель изобретения — расширение области применения элемента за счет осуществления ассоциативного поиска.

-Поставленная цель достигается тем, что в элемент памяти, содержащий ад- 29 ресный транзистор, исток которого соединен с информационной шиной, затвор адресного транзистора подключен к-адресной шине, транзистор опроса, затвор которого соединен со 25 стоком адресного транзистора и одной из обкладок первого запоминающего конденсатора, сток транзистора опроса соединен с шиной сравнения, а исток с шиной опроса, другая обкладка пер- 3Q вого запоминающего конденсатора соединена с шиной управления, подложки адресного транзистора и транзистора опроса подключены к шине нулевого потенциала, введен второй запоминающий конденсатор, одна из обкладок которого соединена со стоком транзистора опроса, другая обкладка второго запоминающего конденсатора подключена к шине нулевого потенциала.

На фиг. 1 изображена электрическая схема предлагаемого запоминающего элемента; на фиг. 2 — временная диаграмма работы запоминающего элемента в режиме ассоциативного поиска.

Элемент памяти (фиг. 1), содержит адресный транзистор 1, транзистор 2 опроса,. первый и второй запоминающие конденсаторы 3 и 4, адресную шину 5, информационную шину 6, шину 7 опроса, шину 8 управления, шину 9 сравнения, шину 10 нулевого потенциала.

Элемент памяти работает следующим образом.

В режиме записи адресный транзистор 1 открывается импульсом на адресной шине 5, и запоминающий конденсатор 3 заряжается или разряжается в соответствии с состоянием информационной шины 6. Считывание может быть

788175 разрушаемым (на информационную шину 6), или неразрушаемым (на шину 9 сравнения).

При разрушаемом считывании адресный транзистор 1 открывается напряжеНием на адресной шине 5, на шине 8 уйравления должен быть логический "0", заряд с запоминающего конденсатора 3 переходит на информационную шину 6.

При неразрушаемом считывании адресный транзистор 1 должен быть закрыт сигналом логического "0" на адресной шине 5. Если на запоминающем конденсаторе 3 хранится "1", то при подаче на шину 7 импульса опроса на шине сравнения 9 считывается "1". а во втором — собственно опрос состо25 яния запоминающего конденсатора 3.

B режиме поиска "1" на шины 7 и 8 подаются импульсные сигналы, которые обеспечивают предварительный заряд запоминающего конденсатора 4, связанного с шиной 9 сравнения, через открытый транзистор 9 опроса. Транзистор 2 опроса открывается импульсами на шине 9 управления, проходящими на затвор транзистора 2 опроса через запоминающий конденсатор 3.

Величина сигнала на затворе транзистора 2 опроса определяется амплиту30

35 дой сигнала на шине 8 управления, отношением величины паразитных емкостей затвора транзистора 2 и емкости конденсатора 3, состоянием конденсатора 3 и может быть достаточно большим для надежного открывания транзистора 2 опроса как при хранении сигнала логической "1"., так и логи40 ческого "0". После окончания импульс-. 45 ного сигнала на шине 8 проводимость транзистора 2 опроса определяется хранящейся на запоминающем конденсаторе

3 информацией.

В случае хранения "1" транзистор

2 опроса открыт, что приводит к разряду конденсатора 4 после окончания импульса на шине 7 опроса через тИанзистор 2 опроса и формированию сйгнала логического "0" на шине 9 сравнения, соответствующего сигналу совпадения при поиске.

В случае хранения "0" транзистор

2 опроса закрыт, что обеспечивает сохранение заряда конденсатора 4 после окончания импульса на шине 7 опроса и формирование сигнала логической "1" на шине 9 сравнения, соответствующего сигналу несовпадения при поиске.

При хранении "0" на шине 9 сравнения считывается "0".

Работа элемента в режиме поиска

"1" или "0" происходит в два такта.

В первом такте производится предварительный заряд или разряд (соответственно режиму поиска "1" или "0") конденсатора 4, включенного между стоком транзистора 2 опроса и шиной 10, В режиме поиска "0" в первом такте шина 9 сравнения предварительно разряжается через транзистор 2, открытый импульсом на шине 8 подготовки.

Во втором такте производится onрос состояния запоминающего конденсатора 3, определяющего проводимость транзистора 2 импульсом на шине 7 опроса.

При хранении "1" транзистор 2 открыт и на шине 9 сравнения формируется сигнал логической "1", соответствующий несовпадению при поиске..При хранении "1" транзистор 2 закрыт и шина 9 сравнения не изменяет своего состояния логического "0", соответствующего совпадения при поиске.

Режим маскирования отличается от режима поиска "0" тем, что зо втором такте импульс на шину 7 опроса не подается, обеспечивая состояние логического "0" шины 9 сравнения независимо от хранящейся в запоминающем элементе информации, а это соответствует сигналу совпадения при поиске.

Таким образом, предлагаемое техническое решение позволяет получить ассоциативный запоминающий элемент с минимальным количеством МДП-транзисторов,что дает возможность сократить площадь ассоциативного накопителя при реализации ассоциативного запоминающего устройства на МДП БИС.

Формула изобретения

Элемент памяти, содержащий адресный транзистор, исток которого соединен с информационной шиной, затвор адресного транзистора подключен к адресной шине, транзистор опроса, затвор которого соединен со стоком адресного транзистора и одной из обкладок первого запоминающего конденсатора, сток транзистора опроса соединен с шиной сравнения, а исток с шиной опроса, другая обкладка запоминающего конденсатора соединена с.шиной управления, подложки адресного транзистора и транзистора опроса подключены к шине нулевого потенциала, О т л и ч а ю щ и й-с я тем, что, с целью расширения области применения элемента. за счет осуществления ассоциативного поиска, в него введен второй запоминающий конденсатор, одна иэ обкладок которого соединена со стоком транзистора опроса, другая обкладка второго запоминающего конденсатора подключена к шине нулевого потенциала.

Источнйки информации, принятые во внимание при экспертизе

1. Заявка ФРР М 2442131, кл. G 11 С 11/40, 1976.

2. Авторское свидетельство СССР

9 395900, кл. G 11 С 11/40, 1971 (прототип).

788175 иг.

Составитель A. Воронин

Редактор И.Нанкина Техред Е.Гаврилешко Корректор М. Коста

Заказ 8361/60 Тираж 662 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретЕний и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4