Устройство для синхронизации сигналов тактовой последовательности

 

ОПHCAHHE

ИЗОБР и . Я

К АВТОРСКОМУ. СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено 181278 (21) 2697423/18-21 с присоединением заявки № (23) Приоритет

Опубликовано 2312,80.,Бюллетень ¹ 47

Дата опубликования описания 23,1230

Союз Советских

Социалистических

Республик

<>790218 (51)М. Кл з

Н 03 К 5/13

Государстаеииый комитет

СССР по делам изобретений . и открытий (53) УДК 621. 374. .387 (088.8) (72) Автор изобретения

А . И. Схиртладзе (71) Заявитель (54) УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ СИГНАЛОВ

ТАКТОВОЙ ПОСЛЕДОВАТЕЛЬНОСТИ

Изобретение относится к импульсной технике и может быть использовано для передачи данных.и контроля дискретных каналов связи.

Известно устройство для синхронизации, содержащее фазовый дискриминатор, интегрирующее устройство и устройство управления, на вход фазового дискриминатора поступает входная информация и синхронизируемые сигналы тактовой последовательности, сигнал рассогласования с выхода фазового дискриминатора в виде сигнала добавления и вычитания поступает на вход интегрирующего устройства, которое срабатывает при наличии сравнительно длительного рассоглассвания фаэ, с выхода интегрирующего устройства сигнал добавления или вычитания псступает на вход устройства управления, которое воздействует на управляемый делитель, добавляя или исключая импульсы высокочастотной последовательности, поступающие на вход последнего (1).

Недостатком данного устройства является низкая скорость передачи данных.

Наиболее близким по технической

А. сущности к изобретению является устройство фаэирования, содержащее генератор, ключи, элемент ИЛИ, делители 0е, Од, D<, две ферротранзисторных ячейки, служащие для замыкания и раэмыкания ключа К„ и входного дифференциального трансформатора, для выделения переднего и заднего

10 фронтов информационного сигнала, которые поступают на замыкание ключа

Кд и на запись ферротранэисторной ячейки. В данном устройстве местный генератор вырабатывает импульсы вы15 сокочастотной последовательности Т ключи Ки, КА и элемент ИЛИ составляют управляющее устройство, а делитель Ъо является управляемым делителем, с выхода которого получают

20 синхронизируемую тактовую последовательность Тс . помощью ключа К осуществляются исключение ймпульсов высокочастотной последовательности, а с помощью ключа Кй -добавление

25 (2), Синхронизация сигналов тактовой последовательности Г> осуществляется путем исключения или добавления импульсных сигналов высокочастотной

30 .последовательности в . В этом случае

790? 18 как и в предыдущем устройстве, для получения необходимой точности фази I рования на практике выбирают соотношеиие между укаэанными вьш е после. довательностями Тс =(64-128)To ..

Устройство хорошо работает на низких и средних скоростях передачи информации.

Недостатком устройства является низкая скорость передачи данных, поскольку с повышением скорости передачи информации период высокочастотной последовательности 10 становится соизмеримым или меиьше времени срабатывания даже наиболее быстродействующих логических интегральных микросхем. Это уменьшает надежность работы и усложняет устройство.

Например, если скорость передачи информации порядка 4 ИБод и, следовательно,.частота сигналов синхронизируемой тактовой последовательности Тс на приеме порядка 4 ИГц, то при соблюдении соотношения Гд, —— — (64-128) Tp c eT BII6pBTI частоту сигналов го в пределах- ?56-51?НГц что выше предельной частоты наи.— более быстродействующих логических элементов .(например микросхемы серии 100) .

Цель изобретения — повышение скорости передачи данных, Указанная цель достигается тем, что в устройство для синхронизации сигналов тактовой последовательности, содержащее управляемый генератор импульсов, выход которого соединен со входом и --разрядного управляемого делителя, вход установки нуля которого подключен к выходу элемента ИЛИ, а вход управляемого генератора импульсов подключен к шине информационного входа, введены и -элементов И и в -интеграторов, причем первые входы элементов И объединены и подключены ко входам управляемого генератора импульсов, а вторые входы соединены с выходами разрядов и -разрядного управляемого делителя, выходы элементов И подключены ко входам интеграторов, а выходы интеграторов подключены ко входам элемента ИЛИ, выход которого соединен со входами установки нуля интеграторов.

Сущность изобретения заключается в том, что управляющий сигнал вырабатывается в момент времени, состветствующий средневероятному значению характеристического момента восстановления информационного сигнала и используется не для управления числом импульсов высокочастотной последовательности, как в известных устройствах, а для установки нуля разрядов управляемого делителя частоты. Установка нуля разрядов делителя частоты фиксирует фазу сигналов тактовой последовательности. е0

Емкость интеграторов выбирают исходя из получения заданной помехоустойчивости и необходимого быстродействия устройства синхронизации, Изобретение позволяет уменьшить частоту импульсных сигналов высокоНа чертеже приведена функциональ ная схема устройства, Устройство содержит управляемый генератор 1 импульсов, и -разрядный управляемый делитель 2; элементы

3-1 —: 3-й И, интеграторы 4-1 —. 4-й, элемент 5 ИЛИ, Работает устройство следующим образом.

На вход П -разрядного управляемого делителя 2 поступает сигнал высокочастотной последовательности Ту с выхода управляемого генератора 1 импульсов, На выходе п -разрядного делителя 2 вырабатывается сигнал последовательности с, а сигналы с

1$. выхода разрядов управляемого делите-ля 2 периодически (с периодом Тс,) открывают поочередно элементы 3-1

3-ь И на время не более Т©, В этом случае информационный сигнал (импульсный сигнал длительностью не более 1/2 То и соответствующий действительному характеристическому моменту восстановле ия информационной посылки) пройдет только через один из элементов 3 И, который укажет на временное положение информационного сигнала относительно синхронизируе мой тактовой последовательности T .

Сработает тот интегратор 4, на вход которого поступило наибольшее количество импульсных сигналов.

B этом случае сигнал с выхода интегратора соответствует средневероятному значению (математическому

35 ожиданию) информационного сигнала.

А так как сигнал на выходе интегратора 4 вырабатывается в момент поступления ° на его вход последнего по счету импульсного сигнала с выхода соответствующего элемента,3 И. (если временная задержка разрядов интегратора меньше половины периода

Тб), то этот сигнал можно использовать для установки нуля разрядов делителя. Этой установкой тактовая последовательность ТС привязывается к математическому ожиданию информационного сигнала. Таким образом, осуществляется фазирование тактовой последовательности Гс . Установку

gg нуля можно осуществить любым другим сигналом, сдвинутым относительно математического ожидания информационного сигнала на постоянный интервал времени, кратный числу периодов

Тб ° Этим можно добиваться любой ориентации сигналов 7 относительно информационного сигнала. Частота появления сигнала с выхода одного иэ интеграторов зависит от емкости интегратора и качества канала связи.

790218

Формула изобретения

Составитель Е.Мосолков Редактор М.Габуда Техред М,Голинка Корректор С.Шекмар

Заказ 9068/61 Тираж 995 Подписное

ВНИИПИ Государственного комитета CCCP по делам изобретений и открытий

113035, Москва, 7:-35, Раушская наб., д. 4/5

Филиал ППП Патент, r Ужгород, ул. Проектная, 4 частотной последовательности и повысить надежность работы синхронизирующего устройства на.высоких .скоростях передачи информации.

Устройство для синхронизации сигналов тактовой .последовательности, содержащее управляемый генератор импульсов, выход которого соединен со входом П-разрядного управляемого делителя, вход установки нуля которого подключен к выходу элемента ИЛИ, а. вход управляемого генератора импуль,сов подключен к шине информационного входа, о т л и ч а ю щ е е с я тем, что, с целью повышения скорости передачи данных, в него введены и = элементов И и П-интеграторов, причем первые. входы элементов И объединены и соединены со входом управляемого генератора импульсов, а вторые входы соединены с выходами разрядов

П-разрядного управляемого делителя, выходы элементов И подключены ко входам интеграторов, а выходы интеграторов подключены ко входам элемента ИЛИ, выход которого соединен со входами установки нуля интеграторов.

Источники информации, принятые во внимание при экспертизе

1. Гуров В.С., Емельянов Г.А. Основы передачи данных по проводным каналам связи. M., Связь, 1964, 15 с. 231-235.

2. Чепиков А.П. Фазирование приемной части телеграфной системы, Электросвязь, 1961,Р 10.