Устройство для сравнения двоич-ных чисел

 

(72) Автор изобретения

Л,Е. Гуревич (71) Заявитель (54) УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ и ДВОИЧНЫХ ЧИСЕЛ

Изобретение относится к автоматике и вычислительной технике и может быть использовано при реализации .технических средств сортировки данных, сравнения двоичных чисел.

Известно устройство для определения минимального числа, содержащее регистры, элементы И, ЙЛИ, триггеры, в котором для определения минимального числа иэ и двоичных чисел необходимо сравнить два числа, выбрать иэ них наименьшее, далее сравнивать его со следующим, выбрать наименьшее и т.д. (1) .

Однако такое последовательное 15 сравнение чисел определяет низкое быстродействие устройства.

Наиболее близким по технической сущности к предлагаемому является устройство для сравнения п двоичных 20 чисел, содержащее и кольцевых регистров сдвига, входы которых соединены между собой и подключены ко входной шине синхронизации устройства, прямые выходы всех кольцевый ре- 25 гистров сдвига соединены со входами первой схемы ИЛИ а инверсные выходы - co входами второй схемы ИЛИ, выходы схем ИЛИ подключены ко входам схемы И, и схем равнозначности, при- 30 чем прямой выход каждого кольцевого регистра соединен с одним из входов соответствующей схемы равнозначности, другой вход каждой из которых соединен с шиной управления, управляющие входы схем равнозначности подключены к выходу схемы И, а их выходы связаны со входами сброса соответствующих кольцевых регистров сдвига.

При выборе максимального числа из и двоичных чисел,,поступающих носледовательными кодами по и каналам, осуществляется прием этих чисел на соответствующие кольцевые регистры, На шине управления устанавливается нулевой потенциал. При поступлении сигнала неравенства старших разрядов и чисел от схемы И и нулевом сигнале на прямом выходе регистра в нем происходит сброс инфЬрмации, так как на обоих входах схеМы равнозначности одинаковые нулевые сигналы. Далее осуществляется кольцевой сдвиг в регистрах сдвига в сторону старших разрядов на один разряд, и процесс повторяется до тех пор, пока ие проанализируются все разряды и двоичных

;и сел Г23.

Недостаток устройства - малОе быстродействие.

798811

Цель изобретения — повышение быстродействия.

Поставленная цель достигается тем, что в устройстве для сравнения п двоичных чисел, содержащем элементы И, ИЛИ, триггеры, входы установки в единичное состояние которых соединены с шиной управления устройства каждый i-ый информационный вход устройства соединен с первым входом

i-го элемента И и с первым входом установки в нулевое состояние i-ro триггера, где i=1,2-п, выходы элементов И подключены ко входам элемента ИЛИ, выход которого соединен со вторыми входами установки в нулевое состояние триггеров, прямой выход каждого i-ro триггера подключен ко второму входу i-ro элемента И, третьи входы установки в нулевое состояние триггеров соединены с шиной синхронизации устройства. 20

На чертеже представлена функциональная схема устройства.

Устройство содержит и триггеров

1, 1 - l р, элементы И 2, 2 — 2,„, элементы ИЛИ 3, шину 4 управления, выход устройства 5, шину 6 синхронизации и информационные входы 7, 727, па одному на каждую схему И 2.

Устройство работает следующим образом.

По шине 4 управления поступает 30 единичный сигнал, устанавливающий все триггеры 14, 12- 1 в единичное состояние. После снятия этого сигнала по всем информационным входам 7 поступает старший разряд всех одно- З5 временно Il чисел на соответствующие входы элементов И 2. При этом на выходе элемента ИЛИ 3 появляется сигнал, соответствующий значению старшего разряда максимального из двоичных чисел. Этот сигнал равен единице, если хотя бы одно иэ чисел в данном разряде содержит единицу и равен нулю, если все числа в данном разряде содержат ноль. Сигнал с выхода элемента ИЛИ 3 поступает на выход устройства 5, а также на один из трех объединенных по И установки в нулевое состояние всех триггеров 1. На другой, являющийся инверсным, нулевой вход каждого триггера поступает старший разряд соответствующего числа по соответствующему Информационному входУ 7. При этом, если значение данного разряда максимального числа равно единице, то по единичному синхроим- H пульсу, поступающему по шине 6 синхронизации на третьи нулевые входы всех триггеров, произойдет сброс в ноль тех триггеров, на инверсные входы которых поступил нулевой сигнал„О т.е. в данном разряде соответствующее число содержит ноль, в то время как максимальное число содержит единицу . При этом соотве тс твующие элементы И заперты и последующие разряды чисел, поступающих на эти элементы И не влияют на формирование кода максимального числа из п чисел. Далее по всем и информационным входам поступает следующий разряд всех чисел и процесс повторяется. После оконча(ния сравнения всех разрядов чисел один или несколько триггеров остаются в единичном состоянии, что свидетельствует о том, что по соответствующему каналу поступил код максимального числа.

Для определения минимального числа из п двоичных чисел в каналы подают инверсные коды этих чисел, выделяют максимальный из инверсных кодов, прямой код выделенного числа и будет минимальным числом в множестве двоичных чисел.

Устранение необходимости приема сравниваемых чисел, поступакших последовательными кодами одновременно по каналам, исключает задержку на накопление инфбрмации, благодаря чему уменьшается время сравнения и чисел, .йоступающих последовательными кодами одновременно по и каналам. Например, для максимальной возможной частоты поступления разрядов сравниваемых чисел время сравнения уменьшится в два раза.

Формула изобретения

Устройство для сравнения и двоичных чисел, содержащее элементы И, ИЛИ, триггеры, входы установки в единичное состояние которых подсоедине-. ны к шине управления устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в нем каждый i-ый информационный вход устройства соединен с первым входом i-ro элемента И и с первым входом установки в нулевое состояние i-го триггера, где i=1,2 — n, выходы элементов И подключены ко входам элемента ИЛИ, выход которого соединен со вторыми входами установки в нулевое состояние триггеров, прямой выход каждого i-го триггера подключен ко второму входу i-ro элемента И, третьи входы установки в нулевое: состояние триггеров соединены с шиной синхронизации устройства.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Ю 531150, кл. G 06 F 7/02, 1976.

2. Авторское свидетельство СССР

9 478303, кл . G 06 F 7/02, 1975 (прототип).

798811

7!

Составитель В. Белкин

Редактор В. Еремеева Техреду.Бабинец КорректорО. Ковинская

Заказ 10048/66 Tspae 756 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5 филиал ППП Патент, r.Óæroðoä, ул.Проектная, 4