Резервированное устройство

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКРМУ СВ ИТИЛЬСТВУ

Союз Советскид

Социалистических

Республик но805319

{61) Дополнительное к авт. свид-ву м 506859 (22) Заявлено 070878 (21) 2653229/18-24 с присоединением заявки ¹

С53}м. кл.з

С 06 F 11/20

Н 05 K 10/00

Государственный комитет

СССР ио делам изобретений

N открытий (23) Приоритет— (53} УДК 621. 374. .32(088.8) Опубликовано 1502.81. бюллетень ИЯ 6

Дата опубликования описания 1802.81 (72) Авторы изобретения

Э.О. Вольфовский, И.И. Трофимов и В.Ф. (71) Заявитель (54) РЕЗЕРВИРОВАННОЕ УСТРОЙСТВО

Изобретение относится к автоматике и вычислительной технике и может найти применение в системах автоматического управления и контроля для повышения их надежности.

По основному авт. св. «. 506859 известно резервированное устройство, содержащее в каждом канале резервируемый блок, мажоритарный элемент конт- 1О роля, элемент неравнозначности, интегрирующий элемент, первый элемент памяти, элемент ИЛИ-И, восстанавливающий орган и первый элемент И |1J .

Недостаток известного устройства заключается в том, что оно теряет работоспособность после любого отказа одного из двух оставшихся работоспособных резервируемых блоков, поскольку процесс отключения отказавшего резервируемого блока или из- 2О менение порога срабатывания восстанавливающего органа продолжается и после того, как в устройстве осталось два работоспособных резервируемых блока. В связи с этим недостаточно используются структурные возможности устройства для повышения его надежности.

Недостатком известного устройства является и то, что оно теряет 30 работоспособность в случае, если сигналы на выходах резервируемых блоков формируются с частотами, превышающими частоту формирования полезных сигналов в два или более раз. Например, если такие отказы происходят в устройстве последовательно во времени, то после того как число отказавших резервируемых блоков стан«явится рав ным порогу срабатывания восстанавливающего органа, ложные сигналы проходят на выход устройства, и оно теряет работоспособность. Это обусловлено тем, что повторное включение в схему устройства резервируемого блока после его сбоя или отказа осуществляется при совпадении сигнала на его выходе с сигналом на выходе мажоритарного элемента контроля. В результате снижается надежность устройства.

Цель изобретения — повышение надежности устройства.

Поставленная цель достигается тем, что в устройство по авт. св. 9506859 в каждый канал введены второй элемент памяти, вто >ой элемент И, элемент задержки и дополнительный мажоритарный элемент, вХоды которого соединены соответственно с выходами первых элементов памяти других каналов,, 805319

15

45

50 а выход — с дополнительным входом элемента неравнозначности, выход пер вого элемента И соединен со счетным входом второго .элемента памяти И через второй элемент И вЂ” co входом установки в "0" первого элемента памяти, выход второго элемента памяти соединен со вторым входом второго элемента И, вход установки в "0" второго элемента памяти соединен с выходом интегрирующего элемента, а выход восстанавливающего с>ргана соединен через элемент задержки со входом установки в "0" резервируемого блока.

На чертеже представлена функциональная схема предлагаемого устройства.

Устройство содержит в каждом из

m каналов резервируемый блок 1 (например счетное устройство), мажоритарный элемент 2 контроля, элемент 3 неравнозначности, восстанавливающий .орган 4, интегрирующий элемент 5, элемент б ИЛИ-И„ первый элемент 7 памяти, первый элемент 8 И, входы 9 резервируемых блоков 1, выходы 10 устройства, вход .11 начальной установки устройства, кроме того, устройство содержит в каждом канале дополнительный мажоритарный элемент 12, второй элемент 13 памяти, второй элемент 14 И и элемент 15 задержки. H состав элемента 3 неравнозначности каждого канала входят элементы 16 НЕ, элемент 17 И и элемент 18 ИЛИ ° Входами элемента 3 неравнозначности являются входы 19-21.

Устройство работает следующим образом.

При включении питания первый элемент .7 памяти и второй элемент 13 памяти в каждом канале, а также резервируемый блок 1 (при необходимости ) устанавливаются в состояние "0" сигналом начальной установки, поступающим на вход 11 начальной установки устройства. В исходном состоянии сигналом с выхода первого элемента 7 памяти разрешено поступление сигнала с выхода резервируемого блока 1 через элемент 6 ИЛИ-И, а сигналом с выхода второго элемента 13 памяти запрещено поступление сигнала с выхода первого .элемента .8 И через второй элемент

14 И. При правильной работе резервируемых блоков 1 сигналы с их выходов поступают через элемент 6 ИЛИ-И на входы восстанавливающих органов 4 и далее — на выходы 10 устройства.

Сигнал с выхода восстанавливающего органа 4 s каждом канале осуществляет (при необходимости) установку резервируемого блока 1 в состояние "0" через элемент. 15.задержки для подготовки устройства к следующему циклу работы. Кроме того, сигнал с выхода восстанавливающего органа 4 в каждом канале поступает на входы мажоритарного элемента 2 контроля в своем ка нале и всех остальных каналов. Так как сигналы на входах .19 и 20 эле.— мента 3 неравнозначвости совпадают во времени, то на выходах элемента

18 ИЛИ формирование сигнала не происходит. Вследствие влияния времени срабатывания элементов 6 ИЛИ-И, восстанавливающего органа 4 и мажоритарного элемента 2 контроля возможна задержка сигнала на входе 19 элемента 3 неравнозначности, что может привести к формированию сигнала помехи на выходе элемента 18 ИЛИ. Исключение прохождения кратковременных помех с выхода элемента 18 ИЛИ на единичный вход первого элемента 7 памяти осуществляется с помощью интегрирующего элемента 5, который может быть выполнен, например, в виде КС-цепочки. Отказ или сбой какого-либо резервируемого блока 1 обнаруживается с помощью элементов 3 неравнозначности, на входы 19 и 20 которых соответственно поступают сигналы с. выходов мажоритарного элемента 2 контроля и резервируемого блока 1 в том же канале. В случае несовпадения сигналов на выходе мажоритарного элемента 2 контроля и резервируемого блока 1 с помощью соответствующей пары элементов 16 НЕ и элементов 17 И формируется сигнал, который через элемент 18 ИЛИ и интегрирующий элемент 5 поступает на единичный вход первого элемента 7 памяти и нулевой вход второго элемента 13 памяти. Сигналом с выхода интегрирующего элемента 5 первый элемент 7 памяти устанавливается в состояние

"1", при этом на выходе первого элемента 7 памяти формируется управляющий сигнал, который поступает на вход элемента б ИЛИ-И. Если в качестве элементов 6 ИЛИ-И используются элементы И, то управляющий сигнал с выхода первого элемента 7 памяти запрещает прохождение сигнала с неисправного резервируемого блока 1 на входы восстанавливающих: органов

4.Если в качестве элементов ИЛИ-И используются схемы ИЛИ, то управляющий сигнал а выхода .первого элемента 7 памяти проходит на входы восстанавливающих органов 4 и уменьшает их порог срабатывания на 1. В связи с этим при использовании элементов

ИЛИ пороги восстанавливающих органов

4 должны быть равны m-l, а при .использовании элементов И пороги восстанавливающих органов 4 должны быть равны 2.

Если первый элемент 7 памяти срабатывает вследствие сбоя резервируемого блока 1, а ие вследствие его окончательного отказа, что обнаруживается при формированиии блоком 1 нормального сигнала в очередных .циклах работы, отключенный канал вновь включается в схему устройства с помощью второго элемента 13 памяти, первого и

805319 второго элементов 8 и 14 И. Это происходит следующим образом. При совпадении сигнала на выходе.резервируемого блока 1 с сигналом на выходе мажоритарного. элемента 2 контроля на выходе первого элемента 8 И формируется сигнал, который не проходит через второй элемент 14 И, поскольку последний закрыт сигналом с выхода второго элемента 13 памяти. После спада заднего фронта сигнала на выходе. первого элемента 8 И второй элемент 13 памяти переходит в состояние "1" и подготавливает второй элемент 14 И для прохождения следующего импульса, формируемого на выходе первого элмента 8 И в следующем цикле работы. Если после этого в следующем цикле работы устройства на выходе резервируемого блока 1 формируется сигнал, совпадающий с сигналом на выходе мажоритарного элемента 2 контроля, что свидетельствует о восстановлении работоспособности резервируемого блока 1, то на выходе первого элемен та 8 И снова формируется сигнал который проходит через открытый второй элемент 14 И на вход установки первого элемента 7 памяти в состояние ."0". Тем самым разрешается прохождение сигнала с выхода резервируемого блока 1 на входы восстанавливающих органов 4, если в качестве элементов б ИЛИ-И используются элементы И, или восстанавливается (увеличивается на 1) порог срабатывания восстанавливающих органов 4, если в качестве элементов б ИЛИ-И использовались элементы ИЛИ. В исходное состояние второй элемент 13 памяти устанавливается после спада заднего фронта сигнала на выходе первого элемента 8 И.

По мере отказа резервируемых бло- ков .1, например при отказах типа

"ложная 1" или "ложный 0", первые элементы 7 памяти в отказавших каналах устанавливаются в состояние "1" и подготавливают к срабатыванию мажоритарные элементы 12 во всех каналах кроме своего. Пороги срабатывания мажоритарных элементов 12 выбираются равными m-2., чтобы обеспечить формирование. сигнала на их выходах в правильно работающих каналах после того, как в устройстве осталось два работоспособных резервируемых бЛОка 1.

При этом в каялом из двух оставшихся работоспособных каналов сигнал с выхода мажоритарных элементов 12 поступает на вход 21 элемента 3 неравнозначности и запрещает срабатывание элементов 17 И. Тем самым запрещается дальнейшее срабатывание первых элементов 7 памяти в оставшихся .двух работоспособных каналах при несовпадении сигналов на выходах резервируемых блоков 1 и мажоритарных элементов 2 контроля. В случае,,если в качестве элементов б ИЛИ-И используются элементы ИЛИ, два оставшихся работоспособных резервируемых блока 1 оказываются соединенными по схеме

ИЛИ, а в случае использования элементов И вЂ” по схеме И. Если последующий отказ в первом случае был типа

"ложный 0", а во втором случае — типа "ложная 1", то устройство продолжает нормально функционировать при одном оставшемся работоспособном канале. В отказавших каналах функционирование элементов 3 неравнозначности не запрещается. Это необходимо для того, чтобы при отказе, например типа "ложная 1", который все время присутствует на выходе неисправ15 ного резервируемого блока 1,. не исключалась возможность формирования сигналов на выходе элемента 3 неравнозначности при несовпадении сигналов на его входах 19 и 20 для подтвержде2О ния единичного состояния первого элемента 7 памяти и нулевого состояния . второго элемента 13 памяти. Это происходит следующим образом. Если на выходе отказавшего резервируемого блока 1 все время присутствует сигнал "ложная 1", а в устройстве осталось всего два работоспособных канала, то .в момент формирования сигнала на выходах 10 устройства, в свою очередь, на выходах первого элемента 8 И также формируется сигнал, который приводит к установке в состояние "1" второго элемента 13 памяти.

Но в момент отсутствия сигналов на выходах 10 устройства и, следовательно, на выходах мажоритарных элементов 2 контроля снова формируется сигнал несоответствия на. выходах элемента 3 неравнозначности в том канале, в котором на выходах резервируе40 мого блока 1 присутствует постоянный сигнал "ложная 1", что приводит к подтверждению единичного состояния первого элемента 7 памяти и нулевого состояния второго элемента 13 памяти

45 сигналом с выхода интегрирующего элемента 5. Тем самым исключается возможность подключения в схему устройства неисправного резервируемого блока 1.

Устройство обеспечивает сохранение работоспособности при одном работоспособном канале и в случае, если на выходах отказавших резервируемых блоков 1 формируются сигналы с частотой, превышающей частоту следования полезных сигналов два или более раз. Это происходит следующим образом. Если, например, .частота следования сигналов иа выходе первого отказавшего резервируемого блока 1

40 превышает частоту полезных сигналов в два раза, то в момент появления сигнала типа "ложная 1" на входе 20 элемента 3 неравнозначности в этом канале фиксируется несоответствие

65 сигналов, и первый элемент 7 памяти

805319

Таким образом, в предлагаемом устройстве за счет введения дополнительных элементов и их связей, во-. первых, возможно сохранение работо-. способности устройства при одном работоспособном резервируемом блоке 1.

Это происходит в случае, если последний отказ одного из оставшихся исправных резервируемых блоков 1 был типа "ложный 0" при использовании

10 в качестве элементов 6 ИЛИ-И элементов ИЛИ, или тила "ложная 1" при использовании элементов И. Наибольший выигрыш в надежности достигается, если разервируемые блоки 1 имеют неодинаковую вероятность отказов типа

"ложная 1" и "ложный 0". Во-вторых, сохраняется работоспособность устройства при одинаковых отказах резервируемых блоков 1 типа "ложная 1", например в случае формирования на

20 выходе резервируемых блоков 1 ложных сигналов с частотой, превышающей частоту формирования полезных сигналон. Это обеспечивается тем, что второй элемент 13 памяти позволяет д5 снова ввести н схему устройства ранее отказанший резервируемый блок 1 н случае, если на выходе резервируемого блока 1 дважды формируется правильный сигнал и н промежутках

З0 между моментами формирования полезных сигналов отсутствуют ложные сигналы с любой частотой следов ния.

Тем самым повышается надежность устройства.

Для исключения влияния сигналов помех, которые могут сформироваться на выходе первого элемента 8 И в момент установки неисправного резервируемого блока 1 в состояние "0" сигна- 40 лом с выхода восстанавливающего органа 4, длительность задержки, формируемой элементом 15 задержки, должна превышать длительность полезных сигналов, формируемых на выходах резервируемых блоков 1. Элемент 15 задержки может быть выполнен, например, в виде задержанного мультивибратора (кипп-реле) и дифференцирующей цепи, которая используется для формирования импульса в момент поян50 ления заднего фронта сигнала на выходе кипп-реле. В связи с этим, если н момент установки н состояние "0" неиспранного резервируемого блока 1 на его выходе появляются сигналы помех, то они не проходят на выход пер- вого элемента. 8 И и, следовательно, на счетный вход второго элемента 13 памяти. В то же время указанные сигналы помех н случае их появления по- 60 ступают через элемент 3 нераннознач- ности н отказавшем канале для подтверждения ециничпого состояния первого элемента 7 памяти и нулевого состояния второго элемента 13 памяти.

Формула изобретения н этом канале устанавливается в состояние "1". Следующий сигнал на выходе этого отказавшего резервируемого блока 1 уже совпадает по времени с сигналами, формируемыми на выходах исправных резервируемых блоков 1 и, следовательно, с сигналами на выходах мажоритарных элементов 2 контроля но всех каналах, что приводит к установке-в состояние "1" второго элемента 13 памяти в отказавшем канале. Очередной сигнал на выходе отказавшего резервируемого блока 1 опять не совпадает с сигналами на выходах исправных резервируемых блоков 1, и результате чего формируется сигнал на выходе элемента 3 неравнозначности в этом канале, и второй элемент 13 памяти устанавливается в состояние "0". В результате отказавший резервируемый блок 1 не допускается н схему устройства. м

Аналогичным образом осуществляется работа устройства и в случае, если на выходах отказавшего резервируемого блока 1 формируются сигналы с частотой, превышающей частоту следования полезных сигналов более чем в дна р ейза. По мере отказа н последующие моменты времени других резервируемых блоков 1 отказавшие резервируемые блоки 1 постепенно исключаются из схемы устрокстна до тех пор, пока и устройстве не останется дна работоспособных блока, как было рассмотрено выше.

Технико-экономическая эффективность от использования предлагаемого устройства определяется уменьшением потерь н системе, использующей данное устройство„ за счет повышения

его надежности.

Резервиронавнос устройство по ант. сн. 9 506859, о т л и ч а ив щ е е с я тем, что, с целью повышения надежности устройства, в каждый его канал введены второй элемент памяти, второй элемент И, элемент задержки и дополнительный мажоритарный элемент, входы которого соединены соответственно с выходами первых элементов памяти других каналов, а выход — с дополнительным входом элемента неравнозначности, выход первого элемента И соединен со счетным входом второго элемента памяти и через второй элемент И вЂ” со входом установки н "0" первого элемента памяти, выход второго элемента памяти соединен со вторым входом второго элемента И, вход установки в "0" второго элемента памяти соединен с выходом интегрирующего элемента, а

805319

Составитель B. Максимов

Редактор N. Циткина Техред,A. Бабинец Корректор М. Шароши

Заказ 10903/71 Тираж 756 Подпис ное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. ужгород, ул. Проектная, 4 выход восстанавливакнцего органа соединен через элемент, задержки со входом установки в "0" резервируемого блока.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Ч, 506859, кл. G 06 F 11/00, 1973.