Устройство для вычитания

 

ОПИСАНИЕ ВИМЕ

ИЗОБРЕТЕНИ Я

Сеюз Северских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 04.12.78 (21) 2691127/18-24 с присоединением заявки № (23) Приоритет (43) Опубликовано 07.03.81. Бюллетень № 9 (45) Дата опубликования описания 07.03.81 (51) К. Кл.а

G 06F 7350 ( т:к,ъ л пе леле и иаебретеиий и е-,крытий (53) УДК 681.325.5 (088.8) (72) Автор изобретения

В. Л. Баранов г

Ордена Ленина институт кибернетикиАН Украинской ССР (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ВЫЧИТАНИЯ

Изобретение относится к вычислительной технике и предназначено для вычитания двух двоичных чисел.

Известны устройства для вычитания, собранные на двух регистрах (уменьшаегиого и вычитаемого) и одноразрядном вычитателе на три входа (1).

Недостатком таких устройств для вычитания является сложность реализации вычитателя.

Известны более простые устройства для вычитания, в которых отсутствует вычитатель, а функцию вычитания выполняют одноразрядный сумматор на три входа и два триггера (2). Недостатком этого устройства для вычитания является относительная сложность схемы сумматора на три входа.

Наиболее близким техническим решением к изобретению является устройство для вычитания, содержащее два регистра и триггер, соединенный единичным выходом с первым входом первого элемента И, нулевым выходом — с первым входом второго элемента И, единичным входом — с выходом первого элемента задержки, соединенного входом с выходом второго элемента

И, соединенного вторым входом с вторым входом первого элемента И и выходом первого регистра, соединенного входом с выходом первого элемента И, причем выход второго регистра соединен с первым входом трстьего элемента И и с входом элемента НЕ, соединенного выходом с первым входом четвертого элемента И, соединенного выходом с первым входом первого элемента ИЛИ, соединенного вторым входом с выходом третьего элемента И и выходом — с входом второго регистра, причем нулевой выход триггера соединен с вторым входом третьего элемента И, единичный выход — с вторым входом четвертого элемента И, нулевой вход — с выходом второго элемента задержки, соединенного входом с выходом второго элемента ИЛИ, соединенного первым входом с выходом второго регистра и вторым входом — с шиной сброса (3).

Целью изобретения является упрощение устройства.

Достигается это тем, что в устройстве для вычитания, содержащем два регистра и триггер, соединенный единичным выходом с первым входом первого элемента И, нулевым выходом — с первым входом второго элемента И, единичным входом — через первый элемент задержки с выходом второго элемента И, второй вход которого соединен с вторым входом первого элемента И и выходом первого регистра, соединенного

30 входом с выходом первого элемента И, при3 чем Вход Bioporu рсг;;cipa «oem »!Jell с вы О,t,ull псрьОГО -,!L»31011T2 }i }i. > исрыы!! 13хОД !

LuTupuru СОСД(.! СН С БЫХОдОМ (!)01,0!О ЛС11, сue,iliilcliliui 0 первым

13ыходом 13 i opuru })сГНС1ра и пс}н3ь> и 13. Одом !

310pol о Э.lсмспт2 11" 1И, сосД;пl ii!10i 0 13т0рым Входом с шипо;! сороса, сд(ш! шьш

ВЫХОД ipiirrcpa СОСдШ!СП С ВтОрЫМ ЫхОдОМ

iicpBuru элемента И IИ, »улсион Выход триггера соедш!сп через 13Tupu!i . 03!Си заДЕР)К!>Пi С 13ТО})Ы>>! ЫХÎДО >! ТРСГ»СI 0 3,1С!>!ГДIта 1, ii).ieBuii вход тр»игера сосд»псн с

ВЫ ОДО3! 13! Upu! 0 3лСМС (° . а i (Т .

1!а чертеже изооражсна структурная схс— ма ) сгpu!icTBa для вы 31 aiiii;i,,) L iðîBcòüî д.l>l 13 >li! l iillll>l оде())кит два регистра i! 2, i ðèããcð 3, Tpll i3) хвходоВЫ:>. ЭЛ(.. МСНТа i - — ()> ДБа ДБ)>) !3 . О,IОБЫХ

3,iei3iCii l а !>> 1! i Ji (5, ДБа Э. IС (1С!IT!! 32ДСр)К кп н п 1И, ши!3) сороса !.

u ug })Ci !Стра ° ПОДК.!Ii0!С и ВЫХОду эл мента J .i 4. Вход рсг»с!ра 2 подк.llu÷cí к БыкuJ)> элемс!Ггd В1,>}>! l, периыи Вход которо о одк.ночен к выход) злсмс!Гга И !).

iрш i ср 3 подклю ic!l сдшш шым Бы; оJ,oi>i к licpi30>1) входу З.lсл! ilTB 1 + и BTUрому Входу элемента Й.!И 7, ну.,!еиым вы одох; к исрыому Входу элсмеilTd }т 5 и

Бхu ) Злех!сита задсржкп i0, едllli!115!Ы)>1 иходом — к ыы.ходу 3лсмснта за.,:ржки 9, ii) .!ЕБЫ.:(! БХО>(ОЪ1 — К ВЫХОД)> Э.IСМСНТа

Р1,)}5.! b.

}3ыход регистра 1 1>одключеп к вторым

БКОда\! 3. >03>с>ГГОВ }1 4» д. 1.>ыход РсГ»стРа подк. 110 !еil к !Срвым Входам элементов !! u» jL.!И 8.

})ь(ход злеме!Гта Р! и подк;ночен к ьходу э.!сil.сита задср)ккг! з. }5!Upo!l вход 3,!смспГа !3 0 31одкгпо>!сн к Выходу элсх!Сп!а задсржкн IU. }5 !Оро.i вход 3.!Сме!Гга jiJ}}1 (>> !.0>>1.>1!0>iell I(Ш»1!С CUPOC I.

h Tðu,i«iBU д.i>i Вычliiaiili>i работает слеДУlulli,»Ъ! ÎUPBBO il. }> !JC. .Utiiu)1 СОСТОЯНИИ р(нигер 3 ) СтапаВ((пыаСГС>, 13 НуЛЕВОЕ СО01 05lllli(СИ! Пас!0>>1, l!ÎCT) iialulii,им ilu ШННЕ

cupucd 11. регистр 1 по сии ронизиру!о цнм и)1!

i) ЛЬСа>31 TBILTOBÎ!i ЧаСТОТЫ (!ОС;1СДОБатсг!Ьпо, па iiilB>1 с 3!.(адш!! раз})ядов, 32шlсыы>ас(с» дыо;(чньш код !(ычитасз!0(о; Б регистр 2 — диоичный код умс Ьшаемого 110 !ill. ронпзиру>ощ!!31 (мпульсам, задсржаниы)1 па но. iitcp»oga UTiiocilTe. !шlо clill."((рош;зирующих им !ульсои регистра 1.

Ila ш!шу сороса i1 поступает серия време:шых сигналоы, совпадающая 110 ирсмепн C момс1ггом считыиаш;я с Выхода регистра 2 последнего и-го разряда.

I ак как Б исходном состо5нпlн т})ИГГср 3 находится ы нулевом состоянии, то элементы Il 5 и И !) открыты его нулевым выходом и элемент И 4 закрыт его единичным выходом и па втором входе элемента И !И

7 действует нулевой сигнал. ЗГ!емент задержки 10 задсржиьаст псрспады на нулсд

12 0

".0

35 .10

43

»>>

Б03 Выходе тригг )а 3 i!а время дс>!Стиия

ТГК Е Гu!30! 0 Н)1!.) . 11>ca li Ь СТBTJ! 1ССК03! LÎCTÎ>1l1 (i1 J P;ii С!) 2 . П ->.> (2(10>! С! J Иа i L il) le"

Ви! 0 !>ЫКО,.> (т Pi>i J .:1) d > l. d и Го})0 ° Вхо i, 3.!е

3!Спт а 1 и.

i>Bi.,u,!а РОГ»С(Р2 " С 1ГГЬЫает и ПОС.iuДO(id ГС.1ЬНО, »((1.! !ld>l С Ъ1 L! LLiLi О }) 23})»да, БО(шпын код у» спьшасмого, которы,i через

3. !Смсн Ll 0> Откр! . i Util ll .IсБы)1 БыхОдо)! !р(,1(ср2,3, ll 3.10)icii! 11,.1>l 7 !10cT) i.dei иаод РСГИС! Pa 2. ! ак:!31 uupd3031, Ъl.!2Д»!ПС paap>lJL>i ) МСНЬLBа 3 ОГО >(СРС(lliLLii3210ТС51 ОСЗ !3(31CJ!CJIJIЯ С иыхUJB регистра 2 ila с1 о в.;од до !Сх !юр, но! 2 11)НГГсР ) Jic licPL ii l,ñò !3 с (lli! Ji "Iное СÎC!! u >i ii ii C.

1р;н3гср 3 устапошггся Б ед>(н 11ное состояние перво:l младшей сдиш цс! двоичного кода Бынггасмо о, которая с выхода регистра i через элемент II 0, открытыи

Ji) .л сиым выходом .:рш3гсра 3, посту!(ает на с !Нппчнын В. ОД " pili Ге})а 3 ILрсз злсз!спт

32,1 С})жКП 9> КО i u}) i>l.t 3 а.l С}) !.ИВ2 Т БЫХОД-!

luli »ЫН) . П>С P(1 ПСТ}) а Iia l3PL>>i>i Ll 0 ДСИС П3 И 51. !

) рсз) льтаic тр1;ггср 3 перс .,ст в сднiiliiiliOe СОСТОЯПИС luлико дснсти Гя пз!пульса сд шицы, Вы>п!таемого

112 Бы..оде pcriicipa i. =)тим обсе»счиыаетC5i CTliPBli!1С i CPi3011 СД1.!i!IЦЫ КОД(d ВЫ IИ1 2Емо.о с помо!ць(о Элемснг т} 4, закрытого (Дiii! liilllL131 13ЫхОДОМ l рпГГС}) и 3.

1!осле перс ода тр irrcpa 3 в сд!шишое

СОСТОЯННС 3 ie)!C!li ! () 32КРЫ13аСГС>1 ЕГО Н)> 3. ie ilC!lT 1! 4 отКрываст051 его сдипичпых выходом.

1 дини>п!ы(1 сн! Нас! L с, инн lнОГО выхода трШгиера 3 ПОСту пает ЧерЕЗ 33!СХ!С1Г! РI. !11

7 на вход регистра 2, uucciieiшвая запись единичных кодов il разряды уменьшаемогu, ко орые след) ют l!ÎL.iL псриоп сдиш;цы вы 1liT2Ci3l0! и Б КОТОРЫ.> 32!lllL ail НУЛСВОИ код. !

3 ЗтО вре)i51 р2зр>1ды БычитаемОГО нсреШ СЫВаЮтея ОЕЗ Па)!Сll(= lili>! ЧСрЕЗ ЗЛЕМСпт

}! 4, открыгьш сд1 п1;-шым Бы: одом тpiiireра 3, с Вы: ода pciiicrpa iia его Вход.

1 ак будет»родо.!жаться до тех !!op, пока

il2 Бы: оде pLI»стра > llc появится пмпу ILc ед!i(ицы умспьшасмшо, I UTOp»i!i через злемс>гl Р1 !РI 0 110с Г>J>!!Lт па п> ° 1сВОй В. ОД трШгГЕра 3 il уота!.013iiT СГО В НуЛСВОЕ СОсГОЯннс. !1с})сход Tp IÃÃñ})a 3 В il) левое СОcTo5«i»c приведет к заш(рашно элемента И

4 и отш;раи;!ю элсме!Гга И (), а также снимает еди гичнып сигнал на втором входе элемента И !! j 7. 1}мпульс еди шцы уменьшасмого с выхода регистра 2 через элемент

И 6 нс про>!дст, так как эле)! 11T задс})жки

10 ouectleчlчв2ст за,>сржку нсрсиаД2 н2 нулевом выходе триггера 3 !а время действия импульса на вы: оде реп(стра 2. 11оэтому после пере:,ода триггера 3 Б нулевое

c0«io5i1ilic в тсчен:lc времен! действия импульса сдшшцы умсиьшасмого на выходе

И 1249 регистра 2 на выходе элемента задержки

10 деиствует нулевой сигнал единичного (предыдущего) состояния триггера 3, которыи llo второму. входу поддерживает элемент И 6 в закрытом состоянии. 1аким ооразом, обеспечивается стирание первои единицы двоичного кода уменьшаемого после первой единицы вычитаемого.

1риггер 3 вернулся в исходное состояние, элемент И b откроется после стирания первои единицы уменьшаемого и, следовательно, устройство для вычитания вернулось в исходное состояние, с которого начиналось рассмотрение его работы.

Дальнеишая работа устройства для вычитания аналогична.

Двоичный код уменьшаемого переписывается без изменения через элемент И 6 и

ИЛИ 7 с выхода регистра 2 на его вход до первой единицы вычитаемого, которая переводит триггер 3 в единичное состояние, ооеспечпвая этим запись единичных кодов в нулевые разряды уменьшаемого до первои единицы уменьшаемого на выходе регистра 2, которая возвращает триггер 3 в нулевое состояние и олагодаря задержке элементом 10 перепада на нулевом выходе триггер 3 стирается. Единицы кода вычитаемого, которые переводят триггер 3 в единичное состояние, стираются, а единицы кода вычитаемого при единичном состоянии триггера 3 переписываются с выхода с регистра 1 на его вход через элемент И 4. Процесс вычисления повторяется до обнуления регистра вычитаемого. Один цикл вычислений разности занимает время перезаписи всех разрядов двоичных кодов вычитаемого и уменьшаемого с выхода регистра 1 на его вход и с выхода регистра 2 на его вход соответственно. Максимальное время вычислений в предложенном устройстве для вычитания занимает два цикла, во втором цикле оорабатываются все единицы кода вычитаемого, не стертые в первом цикле.

После обнуления регистра 1 триггер 3 будет находиться в нулевом состоянии, а в регистре 2 зафиксируется двоичный код разности, который будет рециркулировать оез изменения через элементы И 6 и ИЛИ

7 с выхода регистра 2 на его вход.

Если уменьшаемое меньше вычптаемого, фиксируется в дополнительном виде разность.

Знаковые разряды уменьшаемого и вы,Э

50 читаемого обрабатываются наравне с другими разрядами кодов.

Гехнические преимущества предлагаемого устройства для вычитания по сравнению с прототипом заключаются в сокращении логических элементов. Действительно реализация прототипа треоует два регистра, триггер, два элемента задержки и семь логически элементов, элемент HL, четыре элемента 11 и два элемента ИЛИ.

1- еа;шзация предложенного устройства для вычитания треоует также два регистра, триггер II два элемента задержки, но вместо семи логических элементов всего нять (TpII элемента ll и два элемента

И;lИ). 1аким ооразом, количество логически: элементов сократилось на 28,5% Ilo сравнсншо с прототипом.

Формула изобретения

Устропство для вы штания, содержащее два регистра и триггер, соединенный единпчпыч выходом с псрвыч входом первоги элсчспта И, пулевым выходом — с первыч входом второго элемента И, единичным входом через первьш элемент задержки — с выходом второго элемента И, второй вход которого соединен с вторым входом первого элемента li и выходом первого регистра, соединенного входом с выходом первого элемента И, причем вход второго регистра соединен с выходом первого элемента ИЛl 1, первьш вход которого соединен с выходом третьего элемента И, соединенного первым входом с выходом второго регистра и первым входом второго элемента ИЛИ, соедпшенного вторым входоч с шиной сороса, отличающееся тсч, что, с целью упрощения устройства, едшшчный вы.,од триггера соединен с вторым входом первого элемента ИЛИ, нулевоп выход триггера соединен через второй элемент задержки с вторым входом третьего элемента И, пулевоп вход триггера соедпшсп с выходом второго элемента ИЛИ.

Источники информации, принятые во внимание прп экспертизе

1. Справочник по вычпслптельноп технике, под ред. Б. П. Малиновского, спев, lехника, 1974, с. 188, рпс. 4,26, б.

2. Авторское свидетельство СССР № 435523, кл. G 06 F 7/385, 1973.

3. Авторское свидетельство по заявке

¹ 2586372/1824, кл. G 06 Г 7/50, 1978 (прототпп).

Состе!!и : !и В. Берез:и!н

Текред T. Трушкина

Корректор P. Беркович редактор Е. Гончар

1 ппогояй;.а, и!: С.яп \ èоIM 2

3»ка 3, 1, 4 Изд. № 186 Тираж 749 Подписное

1!1 0 с.!!о:ie э 1 Ос, !а1;ствсппопо !!о "! е! а С. »1CI iiè,ö i!I !! (!оЙре!еппЙ и открыти!!

1 1003), Л1оск!!а,, 1,-:1о, 1 !! iiieêà !i па О, е 4 5

Устройство для вычитания Устройство для вычитания Устройство для вычитания Устройство для вычитания 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда
Наверх