Устройство для вычитания издвоичного числа постоянного кода, равного двум

 

Союз Советских

Социалнстическнх

Республик

Оп ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6) ) Дополнительное к авт. саид-ву— (22) Заявлено 15.03.79 (21) 2737303/18-24 (5 )М. Кл с присоединением заявки М

G 06 F 7/50

Государственный комитет

СССР яо делам изобретений и открытий (23) ПриоритетовЂ

Опубликовано 300181. Бюллетень Й9 4

Дата опубликования описания 31.01В1 (53) УДК 681. 31 (088.8) Г.Ф.Гриненко, П.П.Жигора, И.И.Шаехов и С.В.СычковI

t i.

1 (72) Авторы изобретения

Г . > !:> (4 l. ",. .. 4 (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ВЫЧИТАНИЯ ИЗ ДВОИЧНОГО

ЧИСЛА ПОСТОЯННОГО КОДА РАВНОГО ДВУМ

Изобретение относится к вычислительной технике и может быть использовано в системах формирования кодов.

Известно устройство для вычитания двоичных чисел, содержащее регистры первого и второго числа, элементы НЕ, И, ИЛИ, цепи переноса,1) .

Недостатком этого устройства является конструктивная сложность при вычитании из двоичного числа постоянного кода, Наиболее близким по технической сущности к предлагаемому является устройство для вычитания, содержащее триггеры приема первого и второго чисел, схемы сравнения, элементы равнозначности, ИЛИ, НЕ и И. В результате поразрядного сравнения в следующий разряд из предыдущего разряда вырабатывается сигнал, который воздействует на изменение со стояния триггеров (2).

Недостатком этого устройства является конструктивная сложность, обусловленная наличием схемы поразрядного сравнения уменьшаемого и вычитаемого.

Цель изобретения — упрощение устройства для вычитания из двоичного числа постоянного кода равного двум.

Поставленная цель достигается тем, что в устройстве для вычитания из двоичного числа постоянного кода равного двум, содержащее элементы

ИЛИ., НЕ и равнозначности, вход первого разряда устройства является первым выходом устройства, вход второго разряда устройства соединен со входом элемента НЕ, выход которого является вторым выходом устройства, вход второго разряда устройства соединен с первым входом первого элемента равнозначности, второй вход которого является входом третьего разряда устройства и соединен с одним из входов первого элемента ИЛИ, другой вход которого является входом второго разряда устройства, выход первого элемента ИЛИ соединен с первым входом второго элемента равнозначности,. второй вход которого является входом четвертого разряда устройства, выход первого элемента ИЛИ соединен с одним иэ входов второго элемента

ИЛИ, другой вход которого является входом четвертого разряда устройства, выход второго элемента ИЛИ соединен с первым входом третьего элемента равнозначности, второй вход которого

З0 является входом пятого разряда уст800991

65 ройства, выходы первого, второго и третьего элементов равнозначности являются соответственно третьим, четвертым и пятым выходами устройства при этом выход каждого j-го элемента равнозначности является 1-м выходом устройства, j = i-2(i=5,6,7,,и), причем первый вход j-го элемента равнозначности соединен с выходом k-го элемента ИЛИ k=i-3, второй вход 1 -го элемента равнозначности является i-м входом устройства, один пз í

ИЛИ соединен с выходом (-1)-го элемента ИЛИ, а другой вход 1<-го элемента ИЛИ является (i-1)-м входом устройства °

На чертеже изображена функциональная схема устройства для вычитания из двоичного числа постоянного кода равного двум.

Устройство для вычитания из,цвоичного числа постоянного кода равного двум содержит входные шины, 1„, 12, 1>„ 14,..., 1, выходы 2,2,...,2 элемент не 3, элемент 4 равнозначности и элемент ИЛИ 5. Из функциональной схемы устройства для вычитания из двоичного числа постоянного кода равного двум следует, что первая входная шина 1„ устройства соединена с первым выходом 2, устройства, вторая входная шина 1 ., устройства соединена со входом элемента НЕ 3, выход которого соединен с вторым выходом

2„ устройства, выход первого элемента 4 равнозначности соединен с третьим выходом 2 устройства,первый вход первого элемента 4 равнозначности соединен со второй входной шиной 1 и с третьей входной шиной

1 устройства, которая подключена к одному иэ вхоцов первого элемента

ИЛИ 5, к другому входу которого подключена вторая входная шина 1 устройства, выход первого элемента ИЛИ

5 соединен с первым входом второго элемента 4 равнозначности, второй вход которого .соединен с четвертой входной шиной 1 устройства, выход второго элемента 4 равнозначности подключен к четвертому выходу 2 .+ устройства, выход первого элемента

ИЛИ 5 поцключен к одному из входов второго элемента ИЛИ 5, другой вход которого подключен к четвертой входной шине 14, выход второго элемента

ИЛИ 5 соединен с первым входом третьего элемента 4 равнозначности, второй вход которого соединен с пятой входной шиной 1 устройства, выход третьего элемента 4 равноначности соединен с пятым выходом

Устроиства 2 5

Выход каждого j-го элемента 4 равнозначности соединен с i ì выходом устройства 2, причем i=i-2 (1=5,6,7,,п). Первый вход 1-го

ЗО элемента равнозначности соединен с

k-м элементом ИЛИ 5, причем K=i-3 (i ..==5, 6, 7..., п ), второй вход 7 -го элемента равнозначности соединен с

7-ой входной шиной устройства

Один из входов К -ro элемента ИЛИ

5 соединен с выходом (К-1)-ro элемента ИЛИ 5, а другой вход k-го элемента ИЛИ 5 соединен c (i-1)-сй входной шиной устройства 1;

Устройство работает следующим образом.

На входные шины устройства 1 поступает двоичное число, например

11011..., т е. (1,1 =1, (1 ) = 1

Г137 = 0, C14.) = "- Г1 )

На выходах устройства. будем иметь: (2,) =11„) = 7 так как первая входная шина устройства соецинена с первым выходом устройства, (2 1=(17) = О, так как вторая входная шина устройс."— ва соединена со входом элемента НЕ

3, выход которого соединен со вторым выходом устройства.

Поскольку на вход первого элемента 4 равнозначности поступают неравнозначные значения (1э1 = 1 и (177=

=0, то на третьем выходе устройства имеем значение (23) = (1т) -|I ) = 1 = О = 0.

Аналогично (в соответствии с функциональной схемой, представленной на чертеже) определим значение на четвертом и пятом выходах устройства из следующих соотношений

Таким образом, на выходе устройства имеется двоичное число 10011... уменьшенное на величину 2

Формула изобретения

Устройство для вычитания из двоичного числа постоянного кода равного двум, содержащее элементы ИЛИ, НЕ и равнозначности, о т л и ч а ющ е е с я тем, что с целью упрощения устройства, вход первого разряда устройства является первым выходом устройства, вход второго разряда устройства соединен со входом элемента

НЕ, выход которого является вторым выходом устройства, вход второго разряда устройства соединен с первым входом первого элемента равнозначности, второй вход которого является входом третьего разряда устройства и соединен с одним из входов первого элемента ИЛИ, другой вход которого является входом .второго разряда устройства, выход первого элемента

ИЛИ соединен с первым входом второго элемента равнозначности, второй вход которого. является входом четвертого разряда устройства, выход

800991

21 (2

Составитель B.Êàéäàíîâ

Редактор С.Шевченко Техред A.Áàáèíåö Корректор Н.Швыдкая

Заказ 10430/65 Тираж 756 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП"Патент", r.Óærîðoä,óë.Ïðîåêòíàÿ,4 первого элемента ИЛИ соединен с .одним из входов второго элемента ИЛИ, другой вход которого является входом четвертого разряда устройства, выход второго элемента ИЛИ соединен с первым входом третьего элемента равнозначности, второй вход которого является входом пятого разряда устройства, выходы первого, второго и третьего элементов равнозначности являются соответственно третьим, четвертым, и пятым выходами устройства, при этом выход каждого j-ro элемента равнозначности является -м вы-. ходом устройства, j=i-2 (i=5,6,7 ,...,n),причем первый вход -го элемента равнозначности соединен с выходом К -ro элемента ИЛИ, К-" -з второй вход g -ro элемента равнозначности является -м входом устройства один из входов К -ro элемента ИЛИ соединен с выходом (к - ) -го элемента ИЛИ, а другой вход . lC --го элемента

ИЛИ является (- ) -м входом устройства.

Источники информации, принятые во внимание при экспертизе

1.Авторское свидетельство СССР

Р 492873, кл. G 06 F 7/50, 1974.

2.Авторское свидетельство СССР

N 408306, K . G 06 F 7/385, 1971.

Устройство для вычитания издвоичного числа постоянного кода, равного двум Устройство для вычитания издвоичного числа постоянного кода, равного двум Устройство для вычитания издвоичного числа постоянного кода, равного двум 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда
Наверх