Параллельный накапливающий сумматор

 

,813416

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскнк

Социалкстнческик

Республик

Ж б (61) Дополнительное к авт. свид-ву № 581470 (22) Заявлено 12.02.79 (21) 2722902/18-24 с присоединением заявки №вЂ” (23) Приоритет— (51) М.К .

G 06 F 7/50

Гооударствеииый комитет

lo делан изобретеиий и открытий (53) УДК 681.325..5 (088.8) Опубликовано.15.03.81. Бюллетень № 10

Дата опубликования описания 25.03.81 (72) Авторы изобретения

Э*. Н. Кушнер и В. И. Михайличе

1

) (.71) Заявители (54) ПАРАЛЛЕЛЬНЫЙ НАКАПЛИВАЮЩИЙ СУММАТОР

Изобретение относится к цифровой вычислительной технике, а именно к параллельным накапливающим сумматорам.

По основному авт. св. № 581470 известен параллельный накапливающий сумматор, содержащий в каждом разряде триггер, элемент И и элемент ИЛИ, выход которого подключен ко входу счетного триггера, а входы соединены с выходом элемента И соответствующего разряда и выходом триггера предыдущего разряда сумматора, первые входы элементов И подключены к входам соответствующих разрядов числа, шина управления сложением подключена к другим входам элементов И четных разрядов сумматора непосредственно, а нечетных разрядов — через элемент задержки (1) .

Недостатком данного сумматора является невозможность выполнения операции сдвига.

Цель изобретения — расширение функциональных возможностей устройства, заключающегося в возможности выполнения 20 операции сдвига.

Поставленная цель достигается тем, что в каждый разряд сумматора введен второй элемент И, первый вход которого соединен с выходом триггера данного разряда, а выход — с третьим входом элемента ИЛИ данного разряда, кроме того в сумматор также введен второй элемент задержки и шина управления сдвигом, которая соединена со вторыми входами всех вторых элементов

И четных разрядов непосредственно, а нечетных разрядов — через второй, элемент задержки:

На чертеже представлена функциональная схема двух разрядов сумматора.

Сумматор содержит триггеры 1, элементы ИЛИ 2, первые элементы И 3 нечетных и 4 четных разрядов, элемент 5 задержки, шину 6 управления сложением, входы 7 нечетных и 8 четных разрядов слагаемого, вторые элементы И 9, элемент 10 задержки и шину 11 управления сдвигом.

При подаче сигнала на шину 6 сумматор производит сложение числа, записанного в триггерах 1 сумматора, и числа, поступающего на входы 7 и 8 сумматора, Сложение производится аналогично основному изобретению.

При выполнении сдвига короткий импульс подается на шину 11 управления сдвигом и, пройдя через элементы И 9 и ИЛИ 2

813416

Формула изобретения

Составитель В. Березкин

Редактор А. Нвурсков Техред А. Бойкас Корректор О. Билак

Заказ 285/61 Тираж 745 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4 тех четных разрядов сумматора, в триггерах 1 которых была записана «1», изменит состояние этих триггеров на противоположное и выработает сигналы переносов в последующие разряды. После этого задержанный элементом 10 задержки этот импульс, пройдя через элементы И 9 и ИЛИ 2 тех четных разрядов сумматора, в триггерах 1 которых записана «1», изменит состояние этих триггеров и выработает сигнал переноса в последующие разряды. При этом к чис16 лу, содержащемуся в триггерах 1 сумматора, будет прибавлено точно такое же число, что эквивалентно умножению начального числа на «2» или, что то же самое, сдвигу этого двоичного числа на один разряд в сторону старших разрядов. 4S

Таким образом, предлагаемый сумматор позволяет кроме суммирования производить сдвиг чисел, что расширяет функциональные возможности сумматора. Изобретение может быть использовано при построении

20 множительных устроиств на основе предлагаемого сумматора.

Параллельный накапливающий сумматор по авт. св. № 581470, отличающийся тем, что, с целью расширения функциональных возможностей устройства, заключающегося в возможности выполнения операции сдвига, каждый разряд сумматора содержит дополнительно второй элемент И, первый вход которого соединен с выходом триггера данного разряда, а выход подключен к третьему входу элемента ИЛИ данного разряда, кроме того, сумматор дополнительно содержит второй элемент задержки и шину управления сдвигом, которая соединена со вторыми входами всех вторых элементов И четных разрядов непосредственно, а нечетных разрядов — через второй элемент задержки.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 581470, кл. G 06 F 7/50, 1975 (прототип).

Параллельный накапливающий сумматор Параллельный накапливающий сумматор 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда
Наверх