Устройство для вычисления корре-ляционных функций

 

Союз Советских

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ (б1) Дополнительное .к авт. саид-ву (22) Заявлено 231078 (21) 2677116/18-24 (51)М. Кл.

G 06 G 7/19 с присоединением заявки йо (23) Приоритет

Государственный комитет

СССР но дедам изобретений и открытий

Опубликовано 150381. Бюллетень Мо 10

Дата опубликования описания 15.03,81 (53) НЖ 681, 333 (088, 8) (72) Автор изобретения

В.Г.Осипенко

f

1

Таганрогский радиотехнический институт иЫ.В (71) Заявитель

Л Калмыков а (54) УСТРОИСТВО ЛЛЯ ВЫЧИСЛЕНИЯ КОРРЕЛЯЦИОННЫХ

ФУНКЦИИ

Изобретение относится к специализированным средствам вычислительной техники и может быть использовано в радиотехнике связи, радиоавтоматике, измерительной технике, радионавигации, радиолокации, радиоуправлении, авторегулировании, радиоразведке, диагностической аппаратуре, автоконтроле и других областях для вычисления корреляционных функций, обработки принимаемых известных и неизвестных колебаний и измерения их параметров и характеристик, а также для обнаружения и опознавания сигналов и определения координат, параметров движения и геометрических размеров источников их излучения.

Известно устройство для вычисления корреляционных функций, содержащее функционально связанные между собой масштабный блок, блок управления, генератор импульсов, линии задержки, аналоговые ключи, блоки умножения, сумматоры, интеграторы, блоки памяти и рециркуляторы f1) .

Недостатки устройства — малое быстродействие и сложность.

Наиболее близким по технической сущности и достигаемому результату к предлагаемому является устройство для вычисления корреляционных функций, содержащее масштабный блок, у которого первый и второй входы являются входами устройства, а первый выход соединен со входом первой линии задержки, выходы которой через аналоговые ключи первого блока ключей соединены в обратном порядке с

10 соответствующими входами второй линии задержки, третью линию задержки, у которой вход соединен непосредственно с выходом второй линии задержки и через первый переключатель с первым выходом масштабного блока, а выходы через аналоговые ключи второго блока ключей в прямом порядке соединены с соответствующими входами первого сумматора, подключенного вы2Q ходом к первому входу блока умножения, выход которого через первый аналоговый ключ, первый интегратор со схемой сброса и второй аналоговый ключ соединен с первым входом второ25 ro сумматора, выход которого соединен с первым выходом устройства и входом блока преобразования частоты, у которого выход является вторым выходом устройства, а дополнительный

3Q вход соединен с дополнительным вы3

813458 ходом масштабного блока, четвертую линию задержки, вход которой соединен со вторым выходом масштабного блока, пятую линию задержки, вход которой соединен через первое и второе положение второго переключателя и третий переключатель соответственно с выходами четвертой и первой линии задержки .и вторым выходом мас.штабного блока, а выходы подключены в обратном порядке через аналоговые ключи третьего блока ключей к соответствующим входам третьего сумматора, подключенного своим выходом ко второму входу блока умножения, выход которого дополнительно через третий аналоговый ключ, второй интегратор со схемой сброса и четвертый аналоговый ключ соединен со вторым входом второго сумматора, соединенные последовательно первый блок управления, у которого дополнительный выход соединен с дополнительным входом масштабного блока, а третий выход — с управляющим входом первого блока ключей, генератор тактовых импульсов и распределитель импульсов, выходы которого подключены к соответствующим попарно соединенным управляющим входам второго и третьего блока ключей, генератор импульсов, вход которого соединен со вторым выходом первого блока управления, дополнительный вход — с дополнительным выходом генератора тактовых импуль.сов, первые выходы подключены к управляющим входам каждой ячейки памяти первой, второй и третьей линии задержки, а вторые выходы — к управляющим входам каждой ячейки памяти четвертой и пятой линии задержки, и второй блок управления, у которого вход соединен с и-ыми управляющими входами второго и третьего блоков ключей и подключен к п-ому выходу распределителя импульсов, а соответствующие выходы подсоединены к управляющим входам первого, второго, третьего и четвертого аналоговых ключей и первого и второго интеграторов со схемами сброса (2).

Недостатки этого устройства- не— высокая точность вычисления и сложность, обусловленные необходимостью коьв утации с повышенной скоростью большого числа ключевых элементов, наличием интеграторов со схемами сброса, появлением динамических погрешностей при вычислении корреляционных функций как узкополосных так и широкополосных сигналов за счет коммутации ключевых элементов и необходимостью использования линии задержки с большим числом звеньев или ячеек памяти.

Цель изобретения — повышение точности вычисления корреляционных функций.

Поставленная цель достигается тем, что в устройство для вычисления корреляционных функций, содержа- щее масштабный блок, первый и второй входы которого являются соответственно первым и вторым входами устройства, первую линию задержки, выходы которой соединены с К входами первой группы блока ключей в обратном порядке, К выходов первой группы которого подключены к соответствующим входам второй линии задержки, третью линию задержки, вход которой соединен с выходом второй линии задержки с к+1-м выходом блока ключей и через первый переключатель — с первым выходом масштабного блока, блок умножения, сумматор,выход которого является первым выходом устройства и соединен с первым входом блока преобразования частоты, выход которого является вторым выходом устройства, а второй вход соединен со вторым выходом масштабного блока, четвертую линию задержки, вход которой соединен с третьим выходом масштабного блока, пятую лилинию задержки, вход которой соединен с выходом второго и третьего переключателей, первый выход второго переключателя соединен с выходом четвертой линии. задержки, а выход

30 . третьего переключателя подключен к третьему выходу масштабного блока, третий вход которого подключен к первому выходу блока управления, второй вход которого соединен с уп35 равляющим входом блока ключей, введены шестая н седьмая линии задержки, первый выход масштабного блока соединен со входом шестой линии задержки, К выходов которой соединены

40 с К входами второй группы блока ключей в обратном порядке, К выходов второй группы которого соединены с соответствующими входами третьей линии задержки, а к+1-ый выход шестой линии задержки соединен со вхо45 дом первой линии задержки, со вторым входом второго переключателя и с к+1-м входом блока ключей, первая группа входов блока умножения

-соединена соответственно.с выходом

50 второй линии задержки и с выходами третьей и седьмой линия задержки, вторая группа входов блока умножения соединена в обратном порядке с соответствующими выходами пятой

55 линии задержки, выходы блока умножения подключены к соответствующим входам сумматора.

На чертеже приведена структурная схема устройства.

Устройство для вычисления корреляционных функций содержит масштабный блок 1, входы которого являются входами устройства, соединенные последовательно шестую линию 2 задержки, вход которой соединен с

813458 первым выходом масштабного блока

1, и первую линию 3 задержки, блок

4 ключей, состоящий из п(п=2к ) аналоговых ключей, у которых сигнальные входы являются Входами блока ключей и подсоединены в обратном порядке к соответствующим выходам линий 3 и 2 задержки, управляющие входы соединены вместе и подключены вместе к управляющему входу блока ключей и выходы являются выходами блока ключей, соединенные последовательно линию задержки 5, K. входов которой подключены в прямом порядке к соответствующим K.первым выходам блока 4 ключей, линию 6 задержки, у которой первый вход че-. рез первый переключатель Пl соединен с первым выходом масштабного блока 1, а остальные К входов подсоединены в прямом порядке к остальным К выходам блока 4 ключей, линию 7 задержки, блок 8 умножения, состоящий из и элементов перемножения колебаний, у которых первые входы являются первой группой входов блока умножения и подключены в прямом порядке к соответствующим выходам линий 6 и 7 задержки, вторые входы являются второй группой входов блока умножения и выходы являются выходами блока умножения, соединенные последовательно сумматор 9, у которого входы соединены с выходами блока 8 умножения,,а выход соединен с первым выходом устройства, и блок 10 преобразования частоты, у которого выход является вторым выходом устройства, а дополнительный вход соединен с дополнительным выходом масштабного блока

1, линию 11 задержки, вход которой соединен со вторым выходом масштабного блока 1, линию 12 задержки, вход которой соединен через первое и второе положение переключателя

П2 и через переключатель ПЗ соответственно с выходами линий ll и 2 задержки и вторым выходом масштабного блока 1, а выходы s обратном порядке соединены с соответствующими входами второй группы входов блока

8 умножения, и блок 13 управления, первый выход которого соединен с дополнительным входом масштабного блока 1, а,второй выход соединен с управляющим входом блока 4 ключей.

Иасштабный блок 1 состоит иэ двух каналов (при вычислении взаимокорреляционных функций и взаимной свертки двух функций) или иэ одного канала (при вычислении автокорреляционных функций и автосвертки) и содержит, в частности, перестраиваемяе по частоте входные цепи со ступенчатыми делителями напряжения, смеситель, перестраиваемый по частоте гетеродин (или гетеродины) и усилители с регулируемыми коэффициентами усиления (при необходимости каналы дополниБлок 13 управления предназначен

33 для ввода в режим работы масштабного блока 1 и отпирания через каждый интервал времени T -dt= (n-l) h t=2kat на длительность at аналоговых ключей блока 4 (Т вЂ . длительность обра40 батываемого сигнала, которая равна максимально возможной длительности обрабатываемых сигналов), 4 t - время задержки между двумя соседними отводами линий задержки в частности,ht равно интервалу отсчетов по

Котельникову и состоит, например из функционально связанных между собой задающего генератора и cxew управленни на элементах дискретной техники.

36 Устройство для вычисления корреляционных функций работает следующим образом, В момент времени t=O блок 13 управления ввОдит в режим работы масштабный блок 1 и сигналы fq(t) и

f (t) через первый. и второй входы устройства поступают в масштабный блок 1, где происходит преобразование до необходимых значений средних частот их спектров и усиление по амплитуде до заданных преобразован-! ных по частоте сигналов f„(t) и 2() .

С первого и второго выходов мас. штабного блока 1 сигналы fg(t) и

f (t) поступают на входы соответстS

26

2S

ЭЕ тельно могут содержать автоматические схеия перестройки или подстройки) частот гетеродинов (или гетеродина) и входных цепей и автоматические схемы регулировки амплитуд выходных напряжений.

В качестве линий 2,3,5,6,7,11 и .

12 задержки могут быть использованы элементы задержки аналогового, дискретно-аналогового и цифрового типов. В последних двух случаях управление работой линий 2,3,5,6,7, 11 и 12 задержки может быть общим, т.е. осуществляться от одного блока управления. Время задержки линии 12 задержки меньше максимальной длительности обрабатываемых сигналов на ве! личину, равную времени задержки между двумя соседними отводами. Время задержки линий 2,3,5,6 и 7 задержки равно половине времени задержки линии 12 задержки. Время задержки ли нии 11 задержки больше времени за держки линии 2,3,5,6 или 7 задержки на величину, равную половине времени задержки между двумя соседними отводами. Время задержки между двумя соседними отводами у всех линий

2,3,5,6,7 т 12 задержки одинаково.

Блок 10 преобразования частоты состоит, ианример иэ смесителя, к которому дополнительно подводится колебание гетеродина масштабного блока i, и выходного усилительного тракта.

40

7 8134 венно линий 2 и 11 задержки, распро страняясь далее вдоль этих линий.

При этом по мере продвижения сигнала f (t) вдоль шестой линии 2 задержки он непрерывно поступает через ее отводы на входы..закрытых аналоговых ключей 4,4 „,,блока

4 ключей.

Через интервалы времени t=knt и

t=(k+j) д t сигналы f (t) и f4(t) поступают на входы соответстненно линий 3 и 12 задержки, распростра- 10 няясь далее вдоль этих линий. При этом по мере продвижения этих сигналов вдоль линий 3 и 12 задержки они непрерывно поступают через их отводы соответственно на входы 15 закрытых соотнетстнующих аналоговых ключей блока 4 и на вторую группу входов блока 8 умножения.

Так как в этом случае на первой группе блока 8 умножения отсутствуют значения сигналов, то результаты умножения на выходах блока 8 равны нулю.

В момент времени t=T — nt=2knt под ноздействием импульса длительностью

Ас блока 13 управления открываются

25 аналоговые ключи блока 4 и значения соответственно выборок f>(t), f (t3 (k-1) htg с выходов (отводов) линий

3 и 2 задержки в течение интервала д t поступают через аналоговые ключи блока 4 на соответствующие входы линий 5-7 задержки, распространяясь далее вдоль этих линий задержки в таком порядке;

f (t-(n-i)at), f3(t)

В этот же момент. времени значения выборок f lt-(п-1)дс), fq Ь-(n2}д t),..., f y jt-(k+1)n tJ начинают поступать на интервал et на первую группу входов блока 8 умножения.

В момент времени t=T--st на вторую группу входов блока 8 умножения начинают поступать на интервал at c соответствующих выходов пятой линии

12 задержки значения выборок соответ- 45 ственно f4(t- - -= at), В этот же момент времени на выходе элемента

81 + перемножения колебаний блока 8 умножения образуется значение

, -(n-l)nt) Г4(-pat) 50 длительностью >at, которое н течение интервала д t через сумматор 9 поступает на первый выход устройства и вход блока 10 преобразователя частотф «

Так как выбдрочные значения

f> t- (l-1)at), i n... 1 и ныборочные значения f4 (t- -" ф. д t), i=1...n распространяясь вдоль линии 6,7 и 12 задержки на встречных направлениях, поступают последовательно во времени каждый раз на интервал,nt соответственно на обе группы входов блока 8 умножения, то н момент нремени ! Т на выходах схем 8 „ и Sp у. перемножения колебаний блока 8 умножения образуются значения

%=fy (t-(n-1) b t) f4(t- A t) В=

«(и-2)yt) Г4 (t — дй) длительностью

pat которые в течение интервала

1 д t через сумматор 9 поступают на первый выход устройства и вход блока

10 преобразования частоты в виде суммы: A+B, обновляясь через интервал д t, на первом выходе устройства

1 и входе блока 10 преобразования частоты с течением времени формируется следующий результат: у (t)=K f (t- +)n t) f4 (t-(m-g+>at)7 (m n=2„+, ), который с точностью до постоянного множителя является приближенным значением корреляционного интеграла с уменьшенным в два раза масштабом времени.

После восстановления прежнего (или заднего ) значения средней частоты спектра сигнала у (с) в блоке

10 преобразования частоты на втором выходе устройства образуется следующее окончательное значение результата:

v(t1=p fg(t-»

v(t)=Jf<(t -т E)fy(t +г-t- at)dt (o

Приведенное описание работы предлагаемого устройства будет справедливо и тогда, когда f< (t)=fq (t)=f(t). и fÄ(t) и f (t) являются четными и нечетными функциями.

При выполнении условия f <(t)=

=f>(t)=f(t) можно соединить между собой входы масштабного блока 1, а также его первый и второй выходы, и переключатель П2 поставить в положение 2.

При,вычислении интеграла свертки у(t)= J 1„(7) f>(t-r)дТнеобходимо

d разомкнуть переключатель П2 и замкнуть переключатели П1 и ПЗ.

Таким образом, введение новых блоков: двух линий задержки и установление новых связей выгодно отличает предлагаемое устройство от указанного прототипа, так как позволило обеспечить высокое быстродействие, увеличить точность вычисления корреляционных функций как узкополосных, так и широкополосных сигналон,также упростить устройство за счет использования линий задержки с меньшим числом звеньев /или ячеек памяти/ и уменьшения номенклатуры функциональных элементон. В результате этого существенно расширится область применения устройства и отпадет необходимость в разработке ряда устройств с близко расположенными диапазонами

813458

10 рабочих частот, улучшатся тактикотехнические и технико-экономические показатели при изготовлении и эксплуатации. формула изобретения устройство для вычисления корреляционных функций, содержащее масштабный блок, первый и второй входы которого являются соответственно первым и вторым входами устройства,первую линию задержки, выходы которой соединены с К входами первой группы блока ключей в обратном порядке, выходов первой группы которого подключены к соответствующим входам второй линии задержки, третью линию задержки, вход которой соединен с выходом второй линии задержки с к+1-м выходом блока ключей, и через первый переключатель — с первым выходом масштабного .блока, блок умножения, сумматор, выход которого является первым выходом устройства и соединен с первым входом блока преобразования частоты, выход которого является вторым выходом устройства, а второй вход соединен со вторым выходом масштабного блока, четвертую линию задержки, вход которой соединен с третьим выходом масштабного блока, пятую линию задержки, вход которой соединен с выходом второго и третьего переключателей, первый выход второго переключателя соединен с выходом четвертой .линии задержки, а выход третьего переключателя подключен к третьему выходу масштабного блока, третий вход которого подключен к первому выходу блока управления, второй вход которого соединен с управляющим входом блока ключей, о т л и ч а ю щ е е с я тем, что, с целью повышения точности, в устройство введены шестая и седьмая линии задержки, первый выход масштабного блока соединен со входом шестой линии задержки, K выходов которой соединены с К входами второй группы блока ключей в обратном порядке, К выходов второй группы которого соединены с соответствующими вхо15 дами третьей линии задержки, а к+1-ый выход шестой линии задержки соединен со входом первой линии задержки, со вторым входом второго переключателя и с к+1-м входом блока

2О ключей, первая группа входов блока умножения соединена соответственно с выходом второй линии задержки и с выходами третьей и седьмой линии задержки, вторая группа входов блока умножения соединена в обратном порядке с соответствующими выходами пятой линии задержки, выходы блока умножения, подключены к соответствующим входам сумматора.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 306471, кл, G 06 G 7/19, 1971.

2. Авторское свидетельство СССР по заявке М 2616085/18-24, 1978.

813458

Составитель В.Жовинский

Редактор И.Касарда Техред Л.Пекарь КорректорГ.Решетник

Заказ 775/6 3 Тираж 745 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий °

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП Патент, r.Óæãoðoä, ул.Проектная, 4