Цифровой синтезатор частот

 

Союз Советских

Социалистических

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

<ц813679

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 14. 06. 79(21) 2782221/18-09 (51)М. Кл.з с присоединением заявки No

Н 03 В 19/00

Государственный комитет

СССР ло делам изобретений и открытий (23) Приоритет

Опубликовано 150381 Бюллетень 10

Дата опубликования описания 180381 (53) УДК Е21. 373. . 42 (088. &) (72) Автор изобретения

А. Д. Мицкевич

\

1

1 (71) Заявитель

Минский радиотехнический институт (54) ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТ

Изобретение относится к радиотехнике и может использоваться в радиопередающих и радиоприемных устро йств ах .

Известен синтезатор частот, содержащий последовательно соединенные первый регистр частоты, накопительный, сумматор, преобразователь кодов, преобразователь код-напряжение и фильтр нижних частот, а также источник импульсов синхр.знизации, выход которого подключен к входу синхронизации накопительного сумматора (1) .

В данном синтезаторе частот велик шаг перестройки выходной частоты.

Цель изобретения — уменьшение шага перестройки выходной частоты.

Для этого в цифровой синтезатор частот, содержащий последовательно соединенные первый регистр частоты, накопительный сумматор, преобразователь кодов, преобразователь код-на-. пряжение и фильтр нижних частот, а также источник импульсов синхронизации, выход которого подключен к входу синхронизации накопительного сумматора, введены устройство вычитания кодов, компаратор кодов и второй регистр частоты, поразрядные выходы которого соединены с первыми поразрядными входами устройства вычитания кодов и компаратора кодов, выход последнего подключен к установочному входу накопительного сумматора, поразрядные выходы которого соединены со вторыми поразрядными входами компаратора кодов и устройства вычитания кодов, поразрядные выходы которого подсоединены к другим поразрядным входам накопительного сумматора.

На фиг. 1 представлена структурная электрическая схема предлагаемого устройства; на фиг. 2 и 3 — вре15 менные диаграммы работы.

Цифровой синтезатор частот содержит первый регистр частоты 1, накопительный сумматор 2, преобразователь кодов 3, преобразователь код20 напряжение 4, фильтр нижних частот (ФНЧ) 5, компаратор кодов б, второй регистр частоты 7, устройство вычитания кодов 8, источник импульсов синхронизации 9.

Цифровой синтезатор частот работает следующим образом.

Накопительный сумматор 2 используется для последовательного суммирования кода первого регистра час30 тоты 1 при поступлении входных им813679 пульсов синхронизации. Преобразователь кодов 3 выполняет преобразование выходного кода накопительного сумматора 2 в код, соответствующий заданной функции. В частности зто может быть треугольная функция. Преобраэова саль код-напряжение 4 пре5 бразует выходной код преобразоваеля 3 s соответствующее напряжение, а ФНЧ 5 выделяет первую гармонику частоты выходного сигнала. Компаратор кодов 6 выполняет сравнение кода второго регистра частоты 7 и выходно

ro кода накопительного сумматора 2.

Когда выходной код накопительного сумматора 2 становится равным или больше кода второго регистра часто- 35 ты 7, на выходе компаратора кодов 6 вырабатывается сигнал зайесения. Второй регистр частоты 7.служит для записи кода. Устройство вычитания кодов 8 выполняет вычитание кода вто- gg рого регистра частоты 7 из выходного кода накопительного сумматора 2. Результат вычитания заносится в накопительный сумматор 2.

На фиг. 2 1 — импульсы синхронизации накопительного сумматора 2, К вЂ” выходной код накопительного сум2 матора 2, К вЂ” код накопительного сумматора 2 после превышения кода й, задаваемого вторым регистром частоты 7, М„, „- максимальная емкость на- ЗО копительйого сумматора 2, и — код первого регистра частоты 1,К-N — результат вычитания кодов.

На фиг 3 К вЂ” выходной код накопительного сумматора 2, и — пер- 35 вый код второго регистра частоты 7, МЬ вЂ” второй код второго регистра час6 тоты 7, К вЂ” выходной код преобразователя кодов 3, Т и Т вЂ” периоды выходных сигналов, соответствующих ко- @) дам и и й,, О5 — выходной сигнал

ФНЧ 5.

При поступлении импульсов синхронизации на вход синхронизации накопительного сумматора 2 происходит а последовательное суммирование кода первого регистра частоты 1 . Компаратор кодов 6 выполняет сравнение выходного кода накопительного сумматора 2 с кодом и второго регистра частоты 7 .. Устройство вычитания кодов 8 производит вычитание кода N второго регистра частоты 7 и э выходного кода накопительного сумматора 2 и подает результат вычитания на входы установки накопительного сумматора 2 . Однако занесения кода в накопительный сумматор 2 не . происходит изэа отсутствия сигнала разрешения устан овки на выходе компаратора кодов 6 .

Когда выходной код накопительного 60 сумматора 2 .превыс ит э начен ие Я или станет равным N, на выходе компаратора кодов 6 появляется сигнал разрешения установки . При поступлении

;сигнала разрешения разность кодов 65

К- М на выходе устройства вычитания кодов 8 заносится в накопительный сумматор 2, а прежнее содержимое; накопительного сумматора 2 сбрасывается. В дальнейшем суммирование начинается с остатка k -Н, и процесс накопления повторяется. Дальнейшее преобразование сигналов. показано на фиг. 3. Здесь код накопительного сум-. матора 2 показан без учета ступенчатого изменения. k — выходной код преобразователя кодов 3, который в данном случае реализует треугольную функцию путем инвертирования кода накопительного сумматора 2 после каждого превышения кода накопительного сумматора 2 заданного уровня (N или

N<) . При изменении кода N изменяется частота выходного сигнала синтезатора (Т и T ) . Код с выхода преобразователя кодов 3 поступает на преобразователь код-напряжение 4 и ФНЧ 5, 08- — результирующий сигнал на выходе

ФНЧ 5. Соотношение между частотой синхронизации f и выходной частотой

6blX. — f ц„= c Я

Предлагаемое устройс-.эо позволяет реализовать изменение N,,т.е. знаменателя дроби — . Изменение выходП

hl ной частоты синтезатора при изменении и на единицу ледую:;ее г

Š— =Е

Бык.i c N с н+ с N(N+3) с +41

Известный синтезатор частот позволяет реализовать изменение лишь кода и. При изменении г, на единицу выходная частота изменится на величину и-1 йЕ =Š— -f

Ььк. c,N с ы c,ы

При отношении fц„„к- f, Равном

QolX 9 Ььк. ф ьых.а ц

Ы *

aI e. < С н+ У и

Поскольку и должно быть больше и не менее, чем в 2 раза (в соответствии с теоремой Котельникова), то в такое же число раз шаг выходной частоты предложенного синтезатора будет меньше шага вых,дной частоты известного синтезатора. Кроме того, в предлагаемом синтезаторе имеется возможность одновременного изменения и н N по определенному алгоритму, что позволяет обеспечить еще меньший шаг выходной частоты синтезатора.

Таким образом, технико-зкономические преимущества предлагаемого устройства по сравнению с известньм состоят в том, что уменьшается шаг выходной частоты синтезатора за счет изменения емкости N накопительного сумматора без увеличения разрядности

813679 преобразователя кодов и цифроаналогового преобразователя, имеется возможность дальнейшего уменьшения выходной частоты за счет, одновременного изменения емкости М накопительного сумматора и кода rf первого регистра частоты, при неизменном шаге выходной частоты синтезатора возможно уменьшение разрядности преобразователя кодов и цифроаналогового преобразователя. Наличие указанных преимуществ позволяет повысить качественные показатели цифрового синтезатора частот например, разрешающую способность синтезатора.

Формула изобретения

Цифровой синтезатор частот, содержащий последовательно соединенные первый регистр частоты, накопительный сумматор, преобразователь кодов, преобразователь код-напряжение и фильтр нижних частот, а также источник импульсов синхронизации, выход которого подключен к входу синхрони зации накопительного сумматора, о тл и ч а ю шийся тем, что, с целью уменьшения шага перестройки выходной частоты, введены устройство вычитания кодов, компаратор кодов и второй. регистр частоты, поразрядные выходы которого соединены с первыми поразрядными входами устройства вычитания кодов и компаратора, кодов, выход которого подключен к установочному входу накопительного сумматора, поразрядные выходы которого соединены со вторыми поразрядными входами компаратора кодов и устройства вычитания

15 кодов, поразрядные выходы которого подсоединены к другим поразрядньм вхо дам накопительного сумматора.

Источники инфОрмации, принятые во внимание при экспертизе

gQ 1. Рабинер Л., Гоулд Б. Теория и применение цифровой обработки сигналов. M., "Мир", 1978, с. 622 (прототип).

8136 79 фиг 3

Составитель Г. Захарченко

Редакто к. Волоиук текред IK.Kàñòåëåâè÷ кор екторВ оииицкак

Заказ 805/74 Тирак РИВ Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035 Москва Ж-35 Ра шская наб., д. 4 5.К I

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4