Устройство для суммирования

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советскик

Соцналистически к

Рвс ублик

К АВТОИЗОМУ СВИ ИТИЗЬСТВУ (61) Дополнительное к ает. сеид-ву Р 739530 (22) Заявлено 27. 11. 78 (21) 2688048/18-24 ®) М Л с присоединением заявки Йо

G F 7/62

Государствеииый комитет

СССР оо яеаам изобретеиий и открытий (23) Приоритет

Опубликовано 150481.Бюллетень Н9 14

Дата опубликования описания 15. 04. 81 (53) УДК 681 325 (088.8) (72) Автор изобретения

В.И. Кочергин (71) 3 а яв итель (54) УСТРОЙСТВО ДЛЯ СУММИРОВАНИЯ

Изобретение относится к вычислительной технике и может быть использовано в электроприводах постоянного и переменного тока с цифровым управлением.

По основному авт.св. 9 739530 известен одноразрядный сумматор, в котором используется квадратная. матрица размерами и/2 х n/2, где входные шины одного слагаемого соеди.няются с первыми входами элементов

И квадратной матрицы через блок логического дешифрирования, а входные шины другого слагаемого соединяются . со вторыми входами элементов И этой квадратной матрицы через блок сложения переноса (матрица сложения переноса) размерами 2 х n/2. Выходные шины квадратной матрицы соединены с выходными шинами устройства через блок инвертирования, управляющий вход которого соединен с входной шиной второго слагаемого.

Устройство отличается высоким быстродействием, содержит меньше элементов, но обладает ограниченным применением, так как не формирует сигнал переноса в старший разряд.

Цель изобретения — расширение

° функциональных воэможностей за счет формирования сигнала переноса в старший разряд, что делает возмож ным построение полного сумматора в

5 многофазном коде

Цель достигается тем, что в него введен блок формирования сигнала переноса в старший разряд, выпол- . ненный на,четырех элементах И, двух элементах ИЛИ и двух элементах НЕ, причем выходы всех элементов И подключены Ко входу первого элемента ИЛИ, выход которого является выходом переноса в старший разряд устройства, выход второго элемента

ИЛИ подключен к третьему входу первого элемента И и через первый элемент HE — к первому входу четвертого элемента И, вторые входы третьего и четвертого элементов И подключены

2О к инверсному входу первого слагаемого устройства, третий вход четвертого элемента И подключен к первому выходу блока сложений переноса, к первому входу первого элемента И и через второй элемент НŠ— к первому входу третьего элемента И и второму входу второго элемента И, первый вход которого подключен ко входу первого слагаемого устройстЗО;ва второй вход первого элемента И

822183 подключен к входу переносй из младшего разряда устройства, а третий вход - к первому входу элемента И в первом столбце и второй строке, матрицы элементов И, входы второго элемента ИПИ подключены к выходам элементов И матрицы пер(вого столбца и i-й строки (! !

2,...,n/2, где и — основание системы счисления}.

Описание устройства и его работа поясняются на примере системы с ос-. нованием и = 10.

На фиг.1 приведена блок-схема предлагаемого устройства для суммирования; на фиг. 2 — принципиальная схема матрицы элементов И; на фиг.З принципиальная схема блока формирования сигнала переноса в старший разряд.

Входные шины первого слагаемого

Л((,А», А, А3, А4, A ) блок-схемы соединены с входом дешифратора 1.

Выходные шины дешифратора 1"0"V"5"

Ц» гVÎ.„Q> 1 Ч б = ozq>Vnãñ

"2 "V" 7" = Q5Q4VQ 04; "3" \l" 8"

= Q4Q6 (Q4(.Z, "4 "I("9" = 0 0»ЧО,О(сое- 25 динены с первым входом матрицы элементов И 2 (фиг.1).

В принципиальной схеме матрицы элементов И с выходных шин элементов

И первого столбца выведены соответственно выходные шины q„,q q q < (фиг.1). Входные шины второго слагаемого (фиг 1) Вк(В<, В, В, В4, В ) соединены с входом блока 3 сложенйя переноса, управляющий вход которой соединен с входной шиной переноса с младшего разряда Р » . Выходные шины ! (В В ВЗ В4 Вб) соед ен то рыми входами матрицы элементов И 2.

Выходные шины матрицы элементов И 2 соединены с выходом устройства через 40 инверсный блок 4, управляющий вход которого соединен с шиной А » первого слагаемого, Выходные шины q »-q 4 поступают на первый вход блока 5 формирования сиг- 45 нала переноса в старший разряд для формирования сигнала переноса Р в старший разряд. Следующие входнйе шины блока 5 соединены с шиной А » первого слагаемого, выходной шиной

В4 блока 3 сложения переноса, входной шиной сигнала переноса с младшего разряда Р(, » первой входной шиной элемента И 2 (В ) матрицы элементов И (фиг.2).

Блок 5 формирует сигнал переноса.

Р„ в старший разряд по закону

Р =(P„„B B, Ч(А Ь, Ч(ДМ Ь А» Ч(А,Ь»Ч С(Первое слагаемое формулы реализу- 40 ется трехвходовым элементом Иб второе слагаемое — трехвходовым элементом И 7, третье слагаемое — двухвходовым элементом И 8 четвертое слагаемое — трехвходовым элементом 65

И 9. Выходные шины элементов И 6-9 соединены с входом элемента ИЛИ 10, выходная шина которого выдает сигнал переноса в старший разряд Р .

Входные шины q<-q»!соединены с входом элемента ИЛИ 11, выход которого соединен с третьим входом И 7, а через первый элемент HE 12 с первым входом И 9. Входная шина А »! соединена с первым входом И 7, а шина А» со вторыми входами И 8 и И 9. Входная шина второго слагаемрго с выхода матрицы сложения переноса В соединена ( с третьим входом И 9, первым входом И б и через, второй элемент

НЕ 13 соответственно с первым входом И 8, вторым входом И 7. Второй вход И 6 соединен с входной шиной переноса с младшего разряда Р

К- ( а третий вход И 6 соединен с первой шиной В элемента И 2 квадратной матрицы (фиг.2).

Рассмотрим формирование устройством сигнала переноса PK в старший разряд.

Если код второго слагаемого В „ соответствует цифре "9", а с младшего разряда поступает-сигнал переноса Р » = 1, то должен формироваться сигнал переноса в старший разряд Р.„. В этом случае код второго слагаемого на выходе блока 3 (фиг.1) соответствует цифре "0" ! (В» В2) = 1, следовательно на выходе И б (фиг. 3) будет сигнал, который через ИЛИ 10 поступит на выходную шину логического блока

Рк

Поскольку на элементы И ниже главной диагонали поступают сигналы кода BK через инверторы, то на ! выходных шинах q»-94 появлятся сигналы только тогда, когда сигналы кода В, равны нулю.

При коде первого слагаемого, эквивалентному цифре "0" (А †."0") сигналов на выходных шинах q»-q4 нет, следовательно, на выходе элемента

И,7 (фиг.3) нет сигнала и Р к = О.

При кодах первого слагаемого Ак, эквивалентных цифрам от "0" до "4", появляются сигналы соответственно на выходных шинах q»-q,Причем сигнал на шине ц4 будет прй коде второго слагаемого В, эквивалентном цифре !

В„"9". На шине q< будет сигнал при кодах второго слагаемого, эквивалентных цифрам В Е "9" "8". к 1 У

q — Вк -= "9" 8" "7" Ч В Ю "9"

"8", "7", "6" Поскольку в этом случае A » = 1, В» = 1, на выходе матри- . цы 2 будет сигнал и на выходе блока

5 Рк= 1.

При кодах первого слагаемого к от "5" до "9" (В„ = 1) на выходе блока 3 будет сигнал, который через блок 5 будет передан на шину Р„ = 1.

822183

При А - "6" (А = 1), когда В из- меняется от "0" до "4" (В = 1);

Чц 1(q> =О, ц =О, q>=0, ц4=0) толькогда В изменяется от "0" до "4" к ! Н Н (B = 1) . q = 1 только при В --""4,"

"3", и т.д. В этих случаях на выходе блока 4 будет сигнал, который через блок 5 будет передан на выходную шину Р = 1.

К

Формула изобретения

Устройство для суммирования по авт.св. Р 739530,о т л и ч а ю щ ее с я тем, что, с целью расширения функциональных возможностей за счет формирования сигнала переноса в старший разряд, в него введен блок формирования сигнала переноса в старший разряд, выполненный на четырех элементах И, двух элементах ИЛИ и двух элементах НЕ, причем выходы всех элементов И подключены ко входу первого элемента ИЛИ, выход которого является выходом переноса в старший разряд устройства, выход второго элемента ИЛИ подключен к третьему входу первого элемента И и через первый элемент HE — к первому входу четвертого элемента И, вторые входы третьего и четвертого элементов И подключены к инверсному входу первого слагаемого устройства, третий вход четвертого элемента И подключен к первому выходу блока сложения переноса, к первому входу первого элемента И и через второй элемент HE — к первому входу третьего элемента И и второму входу второго элемента И, первый вход которого подключен ко входу первого слагаемого устройства, второй вход первого элемента И подключен к входу переноса из младшего разряда устройства, а третий вход— к первому входу элемента И в первом столбце и второй строке матрицы элементов И, входы второго элемента

ИЛИ подключены к выходам элементов

20 И матрицы первого столбца и i-й строки (i = 2,...,п/2, где и — основание системы счисления).

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 739530, кл. С 06 F 7/385, 27.09.78) .

822183 л

Рог. 3

Составитель Н. Измайлова

Редактор М. Недолуженко Техред 3K.Кастелевич . КорректорМ. Шароши

Тираж 745 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, iK-35, Раушская наб., д. 4/5

Закаэ 1857/74

Филиал ППП "Патент", r Ужгород, ул. Проектная,4