Устройство для определения разностидвух п-разрядных чисел

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Со?оз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДВТОЗЬСТВУ (61) Дополнительное к авт. саид-ву . (22) Заявлено 0507.79 (21) 2790870/18-24 (з )м. к .з

G 06 F 7/62 с присоединением заявки Мо

Государственный комитет

ССС.P ло делам. изобретений н открытий (23) Приоритет

Опубликовано 2304.81.Бюллетень Й9 15 (S3) УДК б 81 . 32 5 (088.8)

Дата опубликования описания 230481 (72) Авторы изобретения

Л.И. Севастов и A A Логачев (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ РАЗНОСТИ ДВУХ

И РАЗРЯДНЫХ ЧИСЕЛ

Изобретение относится к автомати ке и вычислительной .технике и может быть использовано в системах автоматического управления н электронных вычислительных машинах.

Известно устройство для определения разности двух чисел, содержащее генератор импульсов, выход которого соединен с одними входами пер- вого и второго элементов И, выходы которых подключены ко входам вычитания первого и второго двоичных счетчиков соответственно, выходы которых соединены со. входами блока сравнения, перЫЙ и второй выходы которого подключены и другим входам первого и второго элементов И соответственно, триггеры, элементы ИЛИ, И, НЕ,. счетчик разности (1).

Недостатком устрОйства является малое быстродействие, так как количество тактов сравнения равно количеству импульсов, добавленных в счетчик меньшего числа.

Наиболее близким к предлагаемому является устройство для определения разности двух чисел, которое .содержит генератор импульсов, выход чоторого соединен со входами первого,и второго элементов И, выход каждого из которых подключен ко входам сложения и вычитания первого и второго реверсивных счетчиков и первому и второму входам первого элемента ИЛИ, выходы счетчиков соединены со входами блока сравнения, первый и второй выходы которого подключены к другим входам первого и второго элементов

И, первому и второму входу второго элемента ?U?H соответственно, третий выход блока сравнения подключен ко входам первого триггера третьего элемента.ИЛИ, четвертый выход блока срав нения подключен ко входам второго триггера и третьего элемента И, выход которого подключен ко входу третьего элемента И, выход которого подключен ко входу первого разряда счетчика разности, вход в."орого разряда которого соединен с выходом первого элемента ИЛИ, нулевые входы первого и второго триггера объединены и соединены с шиной установки их в исходное состояние, а их прямые выходы соединены соответственно с другими входами первого и второго элементов

И, выход второго элемента ИЛИ через элемент НЕ соединен с другим входом третьего элемента И (21.

824208

Недостатком устройства является малое быстродействие.

Цель изобретения — повышение быстродействия.

Поставленная цель достигается тем, что устройство для определения разности двух п разрядных чисел, содержащее два элемента И, элемент ИЛИ, первый элемент НЕ, триггер, реверсив ный счетчик, генератор тактовых импульсов, выход которого соединен с первым входом первого элемента И, со", держит коммутатор, второй элемент НЕ, блок памяти, элемент задержки, два регистра, два формирователя импульсов и схему сравнения, каждый i-й разряд которой (i=1,2,...,n) содержит три элемента И, элемент ИЛИ, элемент НЕ, два формирователя импульсов и элемент равнозначности, первый и второй входы которого соединены с инверсными выходами i-x разрядов соответственно второго и первого регистра, а также с первыми входами соответственно первого и второго элементов И i-x разрядов схемы сравнения, вторые входы которых соединены с выходом элемента

НЕ i-ro разряда схемы сравнения, вход которого соединен с выходом элемента равнозначности и с первым входом третьего элемента И i ãî разряда схемы сравнения, третьи входы первого и втОрого элементов И i- ro разряда схемы сравнения соединены с выходом ге.нератора тактовых импульсов, а выхо" ды — соединены с установочными входами разрядов соответственно первого и второго регистров, прямые выходы i-x разрядов подключены к входам соответственно первого и второго формирователей импульсов i-х раз-рядов схемы сравнения, выходы которых соединены соответственно с пер- @ вым и вторым входами элементов ИЛИ в каждом. i-ом разряде схемы сравнения, выходы которых подключены к входам соответственно i-х разрядов ревер. сивного счетчика импульсов, второй 4$ вход третьего элемента И j-го разря-. да схемы сравнения {j=1,2,...,и-l) соединен с выходом третьего элемента И (j+1)-ro разряда схемы сравнения, второй вход третьего элемента у

И n-ro разряда схемы сравнения соединен с шиной управления устройства, а выход третьего элемента И первого разряда схемы сравнения соеди" нен с первым входом второго элемента

И, выходы первого элемента И i-x разрядов схемы сравнения соединены со входами элемента ИЛИ, выход которого соединен с единичным входом триггера и с входом первого элемента НЕ, выход которого соединен с первым 6О входом блока памяти и вторым входом, первого элемента И, третий вход кото- рого соединен с выходом элемента задержки и с выходом второго элемента

НЕ„ вход которого соединен со вторы- 65 мн входами второго элемента И и блока памяти, выход первого элемента И соединен с нулевым входом триггера, инверсный и прямой. выходы которого. соединены соответственно со входами

"сложения" и "вычитания" реверсивного счетчика импульсов, входы которого "Установка 0" и "Установка 1" соединены с выходами соответственно первого и второго форМирователей импульсов, а.прямые и инверсные выходы каждого i-го разряда реверсивного. счетчика соединены соответственно с прямыми и инверсными информацион. ными входами каждого i-ro разряда коммутатора, первый и второй входы управления коммутатора подключены соответственно к входам первого и второго формирователей импульсов и к первым и вторым выходам блока памяти,. вход "Установка 0" которого соединен с установочной шиной устройства и первым управляющим входом генератора тактактовых импульсов, второй вход которого соединен с выходом второго элемента И, а выход — со входом элемента задержки.

На фиг. 1 представлена функциональ. ная схема устройства, на фиг. 2 диаграмма его работы. .Устройство содержит (3 +2) элементов И 14 . ..1>, 2„...2n, 3 ...3>, 4 и 5, и элементов равнозначности

64...6н, и+1 элементов ИЛИ 7 ...7 и

8, (2 +2) формирователей 9 ...9n, 10 ...10, 11 и 12, 2 регистра 13 и

14, триггер 15, элемент 16 задержки (и+2) элементов НЕ 17 ...17 „, 18 и

19, генератор 20 тактовых импульсов (ГТИ ), реверсив ный счетчик 21 (импульсов), установочную шину 22, коммутатор 23, блок 24 памяти, шину 25 управления.

Рассмотрим пример определения разности двух пятиразрядных чисел (01110, записанного в регистр 13 и 10101, записанного в регистр 14). После записи чисел в регистры на выходах элементов равнозначности б, 6>, 6 и б образуется отрицательный потенциал, а на выходе элемента б 3 — положительный. Элементы И 1, 24, 22 и 14 открыты по первым и вторым входам, элементы И 1 и 2 закрыты по вторым входам элементы и 34. 3% и 34 закрыты по первым и вторым входам, элементы Н 3> и 3> закрыты по одному из входов.

При подаче положительного потенциала па шину 25 управления и отрицательного импульса на установочную шину 22 производится установка выходов запоминаюцего устройства в нулевое положение и пуск генератора 20.

По первому фронту импульсов генератора 20 на выходе элемента И1 .появляется положительный потенциал, при этом возбуждается выход элемента

ИЛИ 8, срабатывает триггер 15 и на

824208 его прямом выходе образуется положительный потенциал, подаваемый на вход "вычитания" реверсивного счетчика 21. С выхода элемента ИЛИ 8 сигнал через элемент HE 18 проходит на первый вход 24 блока памяти, при этом на его первом выходе образуетcs. отрицательный потенциал, который с помощью формирователя 11 подает импульс на вход " становка 1" ре версивного счетчика 21, устанавливая все его разряды в единичное положение, блокирует связи блока 24 памяти таким образом, чтобы до конца цикла работы блока изменения на

его входах не влияли на состояние его выходов, запрещает прохождение на выходы коммутатора 23 сигналов с прямых выходов триггеров реверсивного счетчика 21 и разрешает прохождение сигналов с его инверсных выходов.

Во концу генератора 20 импульса на 20 выходе элемента И 1 образуется перепад с высокого потенциала на низкий и на выходе элемента ИЛИ 8 появляется низкий потенциал, триггер пятого разряда регистра 13 меняет свое 75 состояние, при этом перепад напряжения с прямого выхода триггера. поступает на формирователь импульса 9>, с выхода которого сигнал через элемент

ИЛИ 7 поступает на вход пятого разряда реверсивного, счетчика 21, устанавливая его триггер в нулевое положение, т.е. производит из содержимого реверсивного счетчика 21 вычитание, числа 10000.

На инверсном выходе триггера пятого разряда регистра 13 ббразуется низкий потенциал, поступающий на первый вход элемента равнозначности б, при этом на его выходе .устанавливается высокий потенциал, который передает- 40 ся через элемент Й 3 на вход элемента И 34. По переднему фронту следующего импульса генератора 20 на выходе элемента 24 появляется положительный потенциал, а на выходе 14 он не появляется, поэтому элемент ИЛИ 8 не срабатывает, срабатывание элемента И

4 по второму входу не запрещается, поэтому в момент срабатывания элемента 16 задержки на выходе элемен-. та И 4 появляется положительный. потенциал, приводящий к срабатыванию триггера 15, который положительным потенциалом на своем инверсном выходе возбуждает вход "сложение" реверсивного счетчика 21 (и отрицательным потенциалом на своем прямом вы" ходе снимает возбуждение со входа

"вычитания"). По концу импульса генератора 20 на выходе элемента 2, ьбразуется перепад с высокого пьтенциа- 40 ла на низкий, и триггер четвертого разряда регистра 14 меняет свое состояние, при этом перепад напряжения с прямого выхода триггера поступает на Формирователь 10, импульса, пройдя 65 который сигнал через элемент ИЛИ 7 поступает на вход четвертого разряда реверсивного счетчика 21, при этом производится сложение числа.10000 с содержимым счетчика.

На инверсном выходе триггера четвертого разряда регистра 14 образуется низкий потенциал, поступающий на второй вход элемента равнозначности бд, при этом на его выходе устанавливается высокий потенциал, кото"

:рый передается через элемент И 34, на

Ъход элемента И 3 и далее на вход элеэлемента И 32, так как на выходе эле мента И 3 присутствует высокий потенциал в силу равенства 1 третьих

Э ю и разрядов обоих сравниваемых чисел.

При третьем и четвертом импульсах генератора .20 работа устройства происходит аналогично, т.е. в результате производится сначала сложение числа 10 с содержимым реверсивного. счетчика 21, а затем вычитание из него числа 1. После появления поло" жительного потенциала на выходе элемента 64 равнозначности и окончания импульса на выходе элемента 16 задержки срабатывает элемент И 5 и выключает генератор 20.

Таким образом, в реверсивном счетчике 21 будет записано число 11000, представляющее собой разность сравниваемых чисел в обратном коде.

8а инверсных выходах триггеров реверсивного счетчика 21 окажется записанным это число в прямом коде.

Оно поступает на один из входов коммутатора 23, на выходе которого и окажется записанной разность сравниваемых чисел 00111.

Если на определение разности двух чисел с помощью известного устройства затрачивается не более 2 " импульсов тактовой частоты, то с помощЬю предлагаемого устройства не более и импульсов тактовой частоты, где и количество разрядов большего числа, и выигрыш во времени составляет

2" "/n раз.

Формула изобретения

Устройство для определения разности двух и разрядных чисел, содержащее два элемента И, элемент ИЛИ, первый элемент НЕ, триггер, реверсивный счетчик, генератор тактовых импульсов, выход которого соединен ь первым входом первого элемента И, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены коммутатор, второй элемент BEáëîê памяти, элемент задержки, два регистра, два Формирователя импульсов и схема сравнения, каждый 1-й разряд которой (1=1,2,..., и) содержит три элемента И, элемент

ИЛИ, элемент НЕ, два формирователя

824208 импульсов и элемент равнозначности, первый и второй входы которого соединены с инверсными выходами i-x разрядов соответственно второго и первого регистра, а также с первыми входами соответственно первого 5 и второго элементов И, i -x разрядов схемы .сравнения, вторые входы которых соединены с выходом элемента НЕ i-ro разряда схемы сравнения, вход которого соединен с выходом .элемента

10 равнозначности и с первым входом третьего элемента И i-ro разряда схе- мы сравнения, третьи входы первого и второго элементов И i-го разряда схемй сравнения, соединены с выходом генератора тактовых импульсов, a çûходы — соединены с установочными входами разрядов соответственно первого и второго регистров, прямые выходы i-х разрядов подключены к входам соответственно первого и второго. фор- 20 мирователей импульсов i-x разрядов схемы сравнения, выходы которых соединены соответственно с первым и вторым входами элементов ИЛИ в каждом i oì разряде схемы сравнения, выходы кото- р5 рых подключены к .входам соответственно 1-х разрядов реверсивного счетчика импульсов, второй вход третьего элемента И -го разряда схемы сравнения (j=1,2,...,n-1) соединен с выходом третьего элемента И (j+1)-го разряда схемы сравнения, второй вход третьего элемента N n-го разряда схемы сравнения соединен с шиной управ-. ления устройства, а выход третьего элемента И первого разряда схемы сравнения соединен с первым входом второго элемента И, выходы первого элемента И i-х разрядов схемы сравнения соединены co входами элемента

ИЛИ, выход которого соединен с единия ным входом триггера и с входом первого элемента НЕ, выход которого соеди-. нен с первым входом блока памяти и вторым входом первого элемента И, третий вход которого соединен с выходом элемента задержки и с выходом второго элемента НЕ, вход которого соединен со вторыми входами второго элемента И и блока памяти, выход первого элемента И соединен с нулевым, входом триггера, инверсный и прямой выходы которого соединены соответственно со входами "сложения" и "вычитания" реверсивного счетчика импульсов, входы которого "Установка О" и

"Установка 1" соединены с выходами соответственно первого и второго фор-. мирователей импульсов, а прямые и инверсные выходы каждого i-ro разряда реверсивного .счетчика соединены соответственно с прямыми и инверсными информационными входами каждого

i-го разряда коммутатора, первый и второй входы управления коммутатора подключены соответственно к входам первого и второго формирователя импульсов и к первым и вторым выходам блока памяти, вход "Установка О" которого соединен с установочной шиной устройства и первым управляюцим входом генератора тактовых импульсов, второй вход которого соединен с выходом второго элемента И, а выход— со входом элемента задержки.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 341031, кл. 2 G Об F 7/02, 1970.

2. Авторское свидетельство СССР 9 5992б4, кл. 2 G Об F 7/04, 1978.

824208 дьподы зядменаы

22

76

f1 бк

73КЙ

2К

7ФКИ

7а

7к

27

ВНИИПИ Заказ 2112/71 Тираж 745, Подписное

Филиал ППП "Патент", г.ужгород, ул. Проектная.4