Цифровой анализатор спектра

 

(>822193

Союз Советских

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОИЖОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. саид-ву (22) Заявлено 040179 (21) 2709243/18-24 с присоединением заявки Мо (23) Приоритет

Опубликовано 150481. Бюллетень Но 14

Дата опубликования описания 150481 (53)M. КлЗ

G 06 F 15/31

G 01 R 23/00

Государственный комитет

СССР по делам изобретений и- открытий (53) УДК 6,81. 14 (088 ° 8) .l-C.B. Архангельский и Ю.И. Шаф)эросжрз Ъ« 4

$, (А

Куйбышевский институт инженер(ив ж лезнодЬрожног транспорта (72) Авторы изобретения (7 () Заявитель (5 4 ) ЦИФРОВОЙ АНАЛИЗАТОР СПЕКТРА

Изобретение относится к автоматике и вычислительной технике, а именно к устройствам для вычисления в реальном масштабе времени временных спектральных огибающих сигналов по Il спектральным полосам в цифровом виде, и может найти широкое применение йри.параллельном спектральном анализе электрических сигналов. При этом под j -ой (1 6 « rl ) временной спектральной огибающей понимается значение амплитуды сигнала в 1 -ой спектральной полосе.

Известны устройства, предназначенные для вычисления временных спектральных огибающих электрических сигналов (1), содержащие блоки задержки и блоки взвешенного суММирования. К- недостаткам известных. устройств следует отнести сложность конструкции при реализации их цифровыми схемами из-за большого количества блоков взвешенного суммирования и неоднородность структуры.

Наиболее близким по технической сущности к данному изобретению является устройство (2), которое может быть реализовано как в аналоговом, так и в цифровом виде. В последнем случае оно должно содержать аналого цифровой преобразователь сигна-.. лов. Кроме того, если известное устройство использовать для выделения временных спектральных огибающих электрических сигналов, то в него необходимо ввести блоки выделения временных спектральных огибающих (фильтры нижних частот). Такое стандартное техническое решение позволяет реализовать такое устройство в цифровом виде и использовать его для вычисления временных спектральных огибающих электрических сигналов. устройство имеет один вход и П выходов. и содержит генератор, аналого-цифровой преобразователь, имеющий один информационный вход, являю20 щийся входом устройства, и один управляющий вход, блоки задержки, каждый из которых имеет информационный вход, управляющий вход, подсоединенный к выходу генератора, блоки преобразования, каждый из которых имеет 5 входов и К выходов, и состоит из К, блоков взвешенного суммирования, блоки выделения спектральных огибающих, выходы которых

ЗО являются выходами всего устройства.

822193

Каждый блок взвешенного суммирования представляет собой специализированный вычислительный блок, собранный на цифровых элементах,. например микропроцессорах, реализующий функцию взвешенного суммирования 5 сигналов, поступающих на 8 era входов с выходов соответствующих блоков задержки.

Функция, реализуемая блоками взвешенного суммирования, выраженная в аналитической форме, может быть .записана в следующем виде: где 1 — дискретные моменты времени (ф, = 0,1,2.....); (i) — сигнал на выходе блока взвешенного суммирования; -ый весовой параметр) и (т) — входной сигнал на -ом

4 входе блока взвешенного суммирования.

К недостаткам известного устройства следует отнести низкую однородность структуры и большую сложность конструкции из-эа большого количества блоков преобразования.(большого количества блоков взвешенного суммирования), требования к которым по быстродействию на разных уровнях иерархии различны.

Целью изобретения -является упрощение устройства, Поставленная цель достигается тем, что известное устройство, содержащее генератор, аналого-цифровой преобразователь, Д блоков выделения интегральной огибающей,1 (и = о@ П ) вычислительных блоков и р гру1Ж блоков задержки по К (0=Vi) блоков задержки в 0 -ой (0 = 4,) ) группе, при этом выход генератора соединен с управляющими входами блоков задержки всех групп и управляющим входом аналого-цифрового преобразователя, вход которого является входом анализатора, а выход аналого-цифрового преобразователя подключен к входу первой группы блоков задержки, выход которого соединен со входом первого вычислительного блока, выходы которого соединены с соответствующими входами второй группы блоков задержки, а выходы блоков выделения огибающей являются выходами анализатора, дополнительно содержит г -1 входных и выходных коммутаторов .и р -1 делителей частоты, причем выходы блоков задержки .1 -ой (4= 2, ) группы соединены с соответствующими входами (-1-го входного коммутатора, выходы которого соединены со входами q -го вычислительного блока, выходы которого подключены ко входам i -го выходного коммутатора, выходы 1 -1-ro (<.2,г-1) выходного коммутатора подключены к соответствующим входам j +1-ой группы блоков задержки, выходы r -1-го выходного коммутатора соединены со входами соответствующих блоков выделения огибающей, выход генератора соединен со входом -ro

5 (c- 1, г — 1) делителя частоты, выход которого подключен к управляющим входам -го входного и выходного коммутаторов.

На чертеже приведена структурная схема предлагаемого устройства.

Устройство имеет один вход и П выходов и содержит генератор 1, аналого-цифровой преобразователь 2, имеющий информационный вход, являющийся входом устройства,и управляющий вход, блоки 3-1,3-2,...,3- 3,...,3- Е, ..., 3- Р задержек, каждый из которых имеет информационный вход, управляющий вход и 5 выходов, вычислительные бло и 4-1,4-2,,4-3,...,4-I?,...,4-Р, каждый из которых имеет 5 входов и

К выходов и состоит из К блоков

5-1,...,5-К взвешенного суммирования, каждый из которых имеет 5 входов, подсоединенных к входам (каждый друг к другу) соответствующего вычислительного блока, и выход, являющийся одним из К выходов соответствующего вычислительного блока, блоки

6-1,...,6- П выделения (спектральных) огибающих, выходы которых являются выходами устройства; входные коммутаторы 7- 1,7-2,...,7-(Р-1),..., 7-(Р-1), каждый из которых имеет информационные входы и управляющие входы, выходные коммутаторы 8-1,8-2, ..., 8- (8-1),..., 8- (r — 1), каждый из которых имеет информационные входы и управляющие входы, делители частоты блока 9-1,9-2,...9-(8-1)> ..., 40 9 (r 1) .

Рассмотрим работу предлагаемого цифрового анализатора спектра электрических сигналов. Период работы устройства за время Т, определяе45 .мое периодом следования синхроимпуль сов, вырабатыВаемых генератором 1, будем называть тактом работы устройства.

Входной аналоговый сигнал, содержащий спектр в полосе10 -, $p, требующий спектрального преобразования, преобразуется блоком 2 в цифровую форму с частотой „>2, вырабатываемой генератором 1.

Цифровой сигнал с выхода блока 2 преобразуется К цифровыми полосовыми фильтрами первого уровня иерархии, имеющих равные полосы пропускания,равномерно делящих частотный диайаэон O - -fp на К одинаковых

60 участков.

Каждый такой цифровой полосовой фильтр первого уровня иерархии собран на базе блока 3-1 задержки и блока 4-1, Причем выходу -го

65 (1 6 1 6 К ) цифрового полосового

822193 щих цифровых полосовых фильтров третьего уровня иерархии, а полоса пропускания такого цифрового полосового фильтра второго уровня иерархии является заданным частотным рабочим диапазоном Для соотвЕтствующих цифровых полосовых фильтров третьего уровня иерархии.

Следовательно, цифровые полосовые фильтры третьего уровня иерархии имеют заданные частотные рабочие диапазоны в К раз меньше полосы

О-, и имеют частоту следования. отсчетов входных сигналов, равную ,«4 К .

Из выходных сигналов цифровых

15 полосовых фильтров Г -го уровня иерархии блоки 6-1,...,6- и выделяют временные спектральные огибающие исследуемого входного сигнала.

Таким образом, предлагаемый циф20 ровой анализатор спектра электрических сигналов является простым по конструкции и однородным по структуре. Устройство имеет широкий динамический диапазон, может работать 5 в широком частотном диапазоне анализа электрических сигналов.

Формула изобретения фильтра соответствует j -ый выход блока 4-1.

Частота следования отсчетов выходного сигнала любого цифрового полосового фильтра первого уровня иерархии равна частоте 1 К . При этом каждый такой сигнал с выхода полосового фильтра первого уровня иерархии является входным сигналом для соответствующих цифровых полосовых фильтров второго уровня иерархии, а полоса пропускания является заданным частотным рабочим диапазоном для соответствующих цифровых полосовых фильтров второго уровня иерархии.

Следовательно, полосовые цифровые фильтры второго уровня иерархии имеют заданные частотные рабочие диапазоны в K раз меньше полосы

0- fp, а частоту следования отсчетов входных сигналов, равную 1 К .

Цифровые сигналы с выходов блока

4-1 преобразуются К полосовыми

2 фильтрами второго уровня иерархии, имеющих равные полосы пропускания, равномерно делящих частотный диапазон исследуемого сигнала О - 1 на К2 одинаковых участков..

Каждый такой цифровой полосовой фильтр второго уровня иерархии собран на базе блоков 3-3 задержки, входного коммутатора 7-1,блока 4-2 и выходного коммутатора 8-1.

Входной коммутатор 7-1 имеет

5 К информационных входов, управляющий вход, Б выходов и К состояний, определяемых сигналом на управляю.щем входе данного блока 7-1.

Выходной коммутатор 8-1 имеет K информационных входов, управляющий вход, К выходов и К состояний, 2 определяемых сигналом на управляющем входе данного блока 8-1. Причем 40 выходу j -го (1 < 1 «< К ) цифрового полосового фильтра соответствует -ый выход выходного коммутатора 8-1.

Частота следования отсчетов вы- 45 ходного сигнала любого цифрового полосового фильтра второго уровня иерархии определяется периодом работы входного и выходного коммутаторов, который равен К тактам ра- 50 боты устройства, и, которая .(частота) в К раз меньше частоты преобразования в цифровую форму исследу-! емого входного сигнала,т.е.равна величине т к /К.Частотных искажений спектральных огибающих по выходам данных полосовых фильтров не возникает, так как заданный рабочий диапазон для полосовых фильтров второго уровня иерархии в К раз меньше рабочего частотного диапа- 60 зона исследуемого входного сигнала.

При этом каждый такой сигнал с выхода соответствующего полосового фильтра второго уровня иерархии является входным сигналом для соответствую1

Цифровой анализатор спектра, содержащий генератор, аналого-цифровой преобразователь, П блоков выделения интегральной огибающей, (Г =6og ««) вычислительных,блоков и Г групп блоков задержки по К (=1,Г) блоков задержки в 6 -ой («:=1,« ) e, oM a генератора соединен с управляющими входами блоков задержки всех рупп и управляющим входом аналого-цифрового преобразователя, вход которого является входом анализатора, а выход аналого-цифрового преобразователя подключен ко входу первой группы блоков задержки, выход которого соединен со входом первого вычислительного блока, выходы которого соединены с соответствующими входами второй группы блоков задержки, а выходы блоков выделения интеграль,ной огибающей являются выходами ана-! лиэатора, отличающийся тем, что, с целью упрощения, он со-! держит Г -1 входных и выходных коммутаторов и Г -1 делителей частоты, причем выходы блоков задержки 1 -ой («=2,г) группы соединены с соответствующими входами < -1-ro входного

;коммутатора, выходы которого соединены со входами i -го вычислительного блока, выходы которого подключены ко входам (-го выходного коммутатора, выходы j -I-го (j 2;Г -1) выходного коммутатора подключены к соответствующим входам +1-ой группы блоков задержки, выходы

822193

Составитель A. Баранов

Редактор A Каменская Техред М.федорнак Корректор М. Коста

Заказ 1856/75

Тираж 745 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений н открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, r. Ужгород, ул. Проектная, 4 р-1"ro выходного коммутатора соединены со входами соответствующих блоков выделения интегральной огибающей, выход генератора соединен со входом < --ro (j= l,y --1) делителя частоты, выход которого подключен к управляющим входам -ro входного и выходного коммутаторов.

Источники информации, принятые во внимание при экспертизе

1, Рабанер Л., Гуолд Б. Теория и применение цифровой обработки сигналов. M., Мир, 1978.

2. Авторское свидетельство СССР по заявке 9 2510038,,кл.G 06 F 15/34, 20.06,79.