Устройство для контроля блокапостоянной памяти

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

Социалистических

Реслублик(u)822298 (61) Дополнительное к авт. саид-ву (22) Заявлено 16. 04. 79 (23) 2788877/18-24 с присоединением заявки Ho— . (23) Г3риоритет—

Опубликовано 15,0481. Бюллетень ЙЯ 14

Дата опубликования описания 1504.81 (51)М. Кл.З

С 11 С 29/00

Государственный комитет

СССР ио деиам изобретений и открытий (53) УДК 681. 327 (088.8) (72) Авторы изобретения

В.А .Подвальный и А.И.Сборик

ПОСТОЯННОЙ ПАМЯТИ

Изобретение относится к запомина- ющим устройствам и может быть использовано для производственного контроля блоков постоянной памяти, выполненных на больших интегральных схе-. мах (БИС ПЗУ).

Известно устройство, содержащее микропрограммный автомат, регистр схем совпадения, регистр компараторов уровней и позволяющее контролировать постоянное запоминающее уст-. ройство по заданной таблице истинности, занесенной в память ЭВМ (1 ).

Недостатками этого устройства являются большой объем оборудования и необходимость совместной работы с ЭВМ.

Наиболее близким к изобретению . является устройство для контроля блока постоянной памяти, содержащее эталонное запоминающее устройство, синхронизатор, счетчик адреса, блок сравнения, блок управления, блок преобразования уровней, блок измерения уровней, причем первый вход блока преобразования уровней соединен с первым выходом синхронизатора, второй — с выходом счетчика адреса, вход которого соединен с вторым выходом синхронизатора, управляющий вход .которого соединен с первым выходом ЗО блока управления, второй выход блока управления соединен с первым вхо-, дом блока сравнения, выход которого соединен с первым входом блока управления, второй вход которого подключен к третьему выходу синхронизатора, а третий вход — к входу устройства (2 1.

Недостатком данного устройства является низкое быстродействие вследствие необходимости иметь эталон для каждого типа блока постоянной памяти большой длительности и трудоемкости операций выбора и периодической перепроверки эталонов.

Цель изобретения — повышение быстродействия устройства.

Поставленная цель достигается тем, что в устройство, содержащее синхронизатор, блок согласования уровней напряжейия, счетчик адреса, блок управления, схему сравнения и- усилитель считывания, причем первый выход синхронизатора соединен с первым входом блока согласования уровней напряжения, второй вход и выход которого подключен соответственно к выходу счетчика адреса и к выходу устройст- ва, вход усилителя считывания подключен ко входу устройства, второй и

822298

30 мирование уровней адресных, тактовых и управляющих сигналов, необходимых для работы контролируемого блока 14 чика 3 адреса, с первым входом и первым выходом блока 4 управления, вто- 45 соответственно к первым выходу и входу схемы 5 .сравнения. Выход регистра 10 эталонного кода подключен ко второму входу схемы 5 сравнения. Так- 5g товый вход и один иэ выходов регистd0 время, необходимое для полного цикла контроля блока постоянной памяти,на б5. 20% по сравнению с известным, эа и третий выходы и вход синхронизатора соединены соответственно со входом счетчика адреса, с первым входом и с первым выходом блока управления, вторые вход и выход которого подключены соответственно к первым выходу и входу схемы сравнения, введены мультиплексор, сумматор по модулю два, регистр сдвига и регистр эталонного коца, выход которого подключен ко второму входу схемы сравнения, тактовый вхбд и один иэ выходов регистра.сдвига соединены соответственно с четвертым выходом синхронизатора и с третьим входом схемы сравнения,информационный вход и другие выходы. регистра сдвига подключены соответственно,к выходу и к одному иэ входов сумматора по модулю два, другой вход которого соединен с выходом мультиплексора, информационный и адресный входы которого подключены соответственно к выходу усилителя считывания и к третьему выходу блока управления.

На чертеже изображена принципиальная схема предлагаемого устройства

Устройство содержит синхронизатор

1, блок 2 согласования уровней напряжения, счетчик 3 адреса, блок 4 управления, схему 5 сравнения, мультиплексор б, усилитель 7 считывания, сумматор 8 по модулю два, регистр 9 сдвига, регистр 10 эталонного кода, управляющий вход 11,вход 12 и выход

13.

Первый выход синхронизатора 1 соединен с первым входом блока 2 согласования уровней напряжения, второй вход и выход которого подключен соответственно к выходу счетчика 3 адреса и к выходу устройства 13. Вход усилителя 7 считывания подключен ко. входу устройства 12. Второй и третий выходы и вход синхронизатора 1 соединены соответственно со входом счетрые вход и выход которого подключены ра 9 сдвига соединены соответственно с четвертым выходом синхронизатора 1 и с третьим входом схемы 5 сравнения.

Информационный вход и другие выходы регистра 9 сдвига подключены соответственно к выходу и к одному иэ входов сумматора 8 по модулю два, другой вход которого соединен с выходом мультиплексора б, информационный и адресный входы которого подключены соответственно к выходу усилителя

7 считывания и к третьему выходу блока 4 управления..Вход 12;и выход устройства соединяются с выходом и входом контролируемого блока 14 постоянной памяти. Контролируемый блок .14 постоянной памяти выполнен на больших интегральных схемах (БИСПЗУ).

Устройство работает следующим образом.

По сигналу, поступающему на вход

11 блок 4 управления запускает синхронизатор 1. Синхронизатор 1 формирует тактовые импульсы и сигналы управления, необходимые для работы контролируемого блока 14 постоянной памяти в соответствии с заданной временной диаграммой, и выдает их на блок 2 согласования уровней напряжения. Кроме того, синхронизатор 1 формирует импульсы сдвига, поступающие на счетчик 3 адреса и обеспечивающие его своевременное переключение. Код. адреса со счетчика 3 адреса поступа— ет на блок 2 согласования уровней напряжения, который обеспечивает форпостоянной памяти. Поступающие с блока 2 согласования уровней напряжения сигналы обеспечивают последовательную выборку информации по всем адресам контролируемогО блока 14 постоянной памяти, сигналы с выхода котороro поступают на усилитель 7 считывания,где их уровни сравниваются с опорными напряжениями, и результаты сравнения поступают на информационный вход мультиплексора 6. Адрес канала мультиплексора 6 формируется блоком 4 управления. Информация с выхода мультиплексора б поступает. на вход регистра 9 сдвига через сумматор 8 по модулю два. Сдвиг информации в регистре 9 сдвига осуществляется импульсами, поступающими с синхронизатора 1. После того, как через сумматор 8 по модулю два на регистр 9 сдвига поступит вся информация, считанная с контролируемого блока 14 постоянной памяти, блок 4 управления останавливает синхронизатор 1 и выдает стробирующий сигнал на схему 5 сравнения. По этому сигналу происходит сравнение информации, находящейся в регистре 9 сдвига, с кодовой комбинацией, хранящейся в регистре 10 эталонного кода. В регистре 10 эталонного кода хранится код, соответствующий состоянию ре-

| гистра 9. сдвига по окончании контро-. ля блока 14 постоянной памяти, если он работает правильно. Результат сравнения фиксируется блоком 4 управления.

Технико-экономическое преимущество предлагаемого устройства заключается в том, что оно при обеспечении высокой точности контроля уменьшает

822298 формула изобретения

Составитель T.Çàéöåâà

Редактор И.Петрова Техред A.дч Корректор М.Вигула

Заказ 1886/80 Тираж 645 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП "Патент", r.Óæãîðîä, ул.Проектная,4 счет чего повышается быстродействие устройства.

Устройство для контроля блока постоянной памяти, содержащее синхронизатор, блок согласования уровней напряжения, счетчик адреса, блок управления, схему сравнения и усилитель считывания, причем первый выход синхронизатора соединен с первым входом блока согласования уровней напряжения, второй вход и выход которого подключен соответственно к выходу счетчика адреса и к выходу устройства, вход усилителя считывания подключен ко входу устройства,второй и третий выходы и вход синхронизатора соединены соответственно со входом счетчика адреса, с .пер- 20 выл входом и с первым выходом блока управления, вторые вход и выход которого подключены соответственно к первым выходу.и входу схемы сравнения, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, оно содержит мультиплексор, сумматор .по модулю два, регистр сдвига и регистр эталонного кода, выход которого подключен ко второму входу схемы сравнения, так-, товый вход и один из.выходов регистра.сдвига соединены соответственно с четвертым выходом синхронизатора и с третьим входом схемы сравнения, информационный вход и другие выходы регистра сдвига подключены соответственно к выходу и к одному из входов сумматора по модулю два, другой вход которого соединен с выходом мультиплексора, информационный и адресный входы которого подключены соответственно к выходу усилителя считывания и к третьему выходу блока управления.

Источники информации, принятые во ннимание при экспертизе

1."Электронная промышленность".

Вып.2(56), 1977, с.25-30.

2."Контрольно-измерительная техника", Вып.22, Львов, "Вища школа", с.128-131 (прототип).